，由于其没有上一级和下一级的移位寄存器，故它们的相应的输入端可连接单独的信号端。
[0106]而多个移位寄存器的第一信号端、第二信号端、第一时钟信号端、第二时钟信号端则可各分别通过引线连接同一端口，从而用一个端口为多个移位寄存器提供信号。其中，每个移位寄存器的输出阶段(即输出导通信号时)也就是其下一级移位寄存器的充电阶段(即上一级移位寄存器输出导通信号时)，此时两移位寄存器对第一时钟信号端和第二时钟信号端的信号的需求必然是相反的，因此，相邻移位寄存器的相同的时钟信号端可分别连接不同的端口。由于移位寄存器具体的级联方式是已知的，故在此不再详细描述。
[0107]实施例4:
[0108]本实施例提供一种显示装置，其包括阵列基板，阵列基板包括上述的栅极驱动电路。
[0109]具体的，该显示装置可为液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0110]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种移位寄存器，其特征在于，包括上拉节点、第一下拉节点、第二下拉节点、第一时钟信号端、第二时钟信号端、第一信号端、第二信号端、关断信号端、输出端，以及: 输入模块，用于将上一级移位寄存器输出端的信号引入上拉节点； 输出模块，用于根据上拉节点的电平，将第一时钟信号端的信号引入输出端； 重置模块；用于在下一级移位寄存器输出端的信号的控制下，用关断信号端、第一信号端、第二信号端的信号重置上拉节点、输出端、第一下拉节点、第二下拉节点； 定压模块，用于根据上拉节点的电平，将关断信号端的信号引入第一下拉节点和第二下拉节点； 保持模块，用于在第二时钟信号端的控制下，将第一信号端、第二信号端的信号分别引入第一下拉节点，第二下拉节点，从而将关断信号端的信号引入上拉节点和输出端。2.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块包括: 第一晶体管，其栅极和第一极连接上一级移位寄存器输出端，第二极连接上拉节点。3.根据权利要求2所述的移位寄存器，其特征在于，所述输出模块包括: 第三晶体管，其栅极连接上拉节点，第一极连接第一时钟信号端，第二极连接输出端； 存储电容，其第一极连接上拉节点，第二极连接输出端。4.根据权利要求3所述的移位寄存器，其特征在于，所述重置模块包括: 第二晶体管，其栅极连接下一级移位寄存器输出端，第一极连接上拉节点，第二极连接关断信号端； 第四晶体管，其栅极连接下一级移位寄存器输出端，第一极连接输出端，第二极连接关断信号端； 第七晶体管，其栅极连接下一级移位寄存器输出端，第一极连接第一信号端，第二极连接第一下拉节点； 第八晶体管，其栅极连接下一级移位寄存器输出端，第一极连接第二信号端，第二极连接第二下拉节点。5.根据权利要求4所述的移位寄存器，其特征在于，所述定压模块包括: 第九晶体管，其栅极连接上拉节点，第一极连接第一下拉节点，第二极连接关断信号端； 第十晶体管，其栅极连接上拉节点，第一极连接第二下拉节点，第二极连接关断信号端。6.根据权利要求5所述的移位寄存器，其特征在于，所述保持模块包括: 第五晶体管，其栅极连接第二时钟信号端，第一极连接第一信号端，第二极连接第一下拉节点； 第六晶体管，其栅极连接第二时钟信号端，第一极连接第二信号端，第二极连接第二下拉节点； 第十一晶体管，其栅极连接第一下拉节点，第一极连接上拉节点，第二极连接关断信号端； 第十二晶体管，其栅极连接第一下拉节点，第一极连接输出端，第二极连接关断信号端； 第十三晶体管，其栅极连接第二下拉节点，第一极连接上拉节点，第二极连接关断信号端； 第十四晶体管，其栅极连接第二下拉节点，第一极连接输出端，第二极连接关断信号端。7.根据权利要求6所述的移位寄存器，其特征在于， 所述第九晶体管的寄生电阻小于第五晶体管的寄生电阻； 所述第十晶体管的寄生电阻小于第六晶体管的寄生电阻。8.根据权利要求7所述的移位寄存器，其特征在于， 所有所述晶体管均为N型晶体管。9.根据权利要求7所述的移位寄存器，其特征在于， 所有所述晶体管均为P型晶体管。10.一种栅极驱动电路，包括多个级联的移位寄存器，其特征在于， 所述移位寄存器为权利要求1至9中任意一项所述的移位寄存器。11.一种显示装置，包括阵列基板，其特征在于， 所述阵列基板包括权利要求10所述的栅极驱动电路。12.—种移位寄存器驱动方法，其特征在于，所述移位寄存器为权利要求1至9中任意一项所述的移位寄存器，所述移位寄存器驱动方法包括: 充电阶段:所述输入模块将上一级移位寄存器输出端的信号引入上拉节点； 输出阶段:所述输出模块将第一时钟信号端的信号引入输出端，使输出端输出导通信号; 重置阶段:所述重置模块重置用关断信号端、第一信号端、第二信号端的信号重置上拉节点、输出端、第一下拉节点、第二下拉节点； 保持阶段:所述保持模块将关断信号端的信号引入上拉节点和输出端，使输出端持续输出关断信号。13.根据权利要求12所述的移位寄存器驱动方法，其特征在于，所述移位寄存器为权利要求8所述的移位寄存器，所述移位寄存器驱动方法包括: 充电阶段:所述第一时钟信号端为低电平，第二时钟信号端为高电平，上一级移位寄存器输出端为高电平，下一级移位寄存器输出端为低电平； 输出阶段:所述第一时钟信号端为高电平，第二时钟信号端为低电平，上一级移位寄存器输出端为低电平，下一级移位寄存器输出端为低电平； 重置阶段:所述第一时钟信号端为低电平，第二时钟信号端为高电平，上一级移位寄存器输出端为低电平，下一级移位寄存器输出端为高电平: 保持阶段；所述上一级移位寄存器输出端和下一级移位寄存器输出端为低电平；在以上步骤中，所述关断信号端持续为低电平，所述第一信号端和第二信号端中的一个为高电平，另一个为低电平。14.根据权利要求12所述的移位寄存器驱动方法，其特征在于，所述移位寄存器为权利要求9所述的移位寄存器，所述移位寄存器驱动方法包括: 充电阶段:所述第一时钟信号端为高电平，第二时钟信号端为低电平，上一级移位寄存器输出端为低电平，下一级移位寄存器输出端为高电平； 输出阶段:所述第一时钟信号端为低电平，第二时钟信号端为高电平，上一级移位寄存器输出端为高电平，下一级移位寄存器输出端为高电平； 重置阶段:所述第一时钟信号端为高电平，第二时钟信号端为低电平，上一级移位寄存器输出端为高电平，下一级移位寄存器输出端为低电平: 保持阶段；所述上一级移位寄存器输出端和下一级移位寄存器输出端为高电平；在以上步骤中，所述关断信号端持续为高电平，所述第一信号端和第二信号端中的一个为高电平，另一个为低电平。15.根据权利要求13或14所述的移位寄存器驱动方法，其特征在于，还包括: 切换第一信号端和第二信号端的电平的步骤:使第一信号端和第二信号端中原为高电平的变为低电平，原为低电平的变为高电平。
【专利摘要】本发明提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，属于栅极驱动技术领域，其可解决现有的栅极驱动电路的移位寄存器中延迟和功耗大的问题。本发明的移位寄存器包括：输入模块，将上一级移位寄存器输出端的信号引入上拉节点；输出模块，根据上拉节点的电平，将第一时钟信号端的信号引入输出端；重置模块；在下一级移位寄存器输出端的信号的控制下，用关断信号端、第一信号端、第二信号端的信号重置上拉节点、输出端、第一下拉节点、第二下拉节点；定压模块，根据上拉节点的电平，将关断信号端的信号引入两下拉节点；保持模块，用于在第二时钟信号端的控制下，将第一信号端、第二信号端的信号分别引入两下拉节点下拉节点。
【IPC分类】G09G3/32, G11C19/28, G09G3/36, G09G3/20
【公开号】CN105118414
【申请号】CN201510596058
【发明人】王峥
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
【公开日】2015年12月2日
【申请日】2015年9月17日