阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明提供一种阵列基板及其制作方法和显示装置，属于显示【技术领域】，其可解决现有技术中阵列基板的像素电极和配向隆起物制作工艺复杂的问题。本发明的阵列基板的制作方法包括形成像素电极膜层，在像素电极膜层上形成配向隆起物层；通过阶梯曝光工艺，形成在非曝光区的位置剩余完整配向隆起物层，在曝光区无配向隆起物层，在部分曝光区剩余部分的配向隆起物层的结构；通过刻蚀工艺，除去无配向隆起物层区域的像素电极膜层，形成像素电极的图形；通过灰化工艺形成配向隆起物的图形。阵列基板由上述制作方法制备，显示装置包括上述阵列基板。本发明能简化阵列基板的制作工艺。
【专利说明】阵列基板及其制作方法、显示装置
【技术领域】
[0001]本发明属于显示【技术领域】，具体涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]随着薄膜晶体管液晶显示技术的发展，高透过率，大尺寸，低功耗，低成本成为未来显示面板的发展方向。显然，简化产品制造工艺是降低生产成本的重要途径之一。
[0003]薄膜晶体管液晶显示器的阵列基板制作过程中需要多次构图工艺才能形成所需膜层的图形。对于VA(Vertical Alignment,垂直配向)模式的薄膜晶体管液晶显示器,其阵列基板的像素电极(pixel electrode)上还设有配向隆起物(protrusion),配向隆起物用于使同一个像素单元中的液晶分子向不同方向倾斜，从而改善从不同位置观察时像素单元的亮度均匀性。在现有技术中，像素电极和配向隆起物的图形是经过两次构图工艺分别形成的。具体地，如图1和图2所示，形成像素电极61的图形包括如下步骤:
[0004]在基板上通过一次构图工艺形成包括栅极17和栅线14的图形；
[0005]在形成有栅极17和栅线14的上方沉积栅绝缘层2和有源层3，通过一次构图工艺形成有源区的图形；
[0006]在有源区3上方沉积源漏金属层，通过一次构图工艺形成包括数据线4、源电极15和漏电极16的图形；
[0007]在形成有源电极15和漏电极16图形的上方沉积钝化层5，并通过一次构图工艺在漏电极16上形成连通像素电极61的过孔18 ；
[0008]在钝化层5上方通过一次构图工艺形成像素电极61的图形。
[0009]如图3所示，形成配向隆起物94的图形需要经过形成配向隆起物膜层、曝光、显影、刻蚀和光刻胶剥离等工艺，从而经过一次构图工艺形成配向隆起物94的图形。
[0010]发明人发现现有技术中至少存在如下问题:经过两次构图工艺分别形成像素电极和配向隆起物的图形，工艺流程较复杂，材料和设备成本较高，不利于高效节能，从而导致产品的竞争力下降。
【发明内容】
[0011]本发明所要解决的技术问题包括，针对现有技术中采用两次光刻构图工艺图工艺形成像素电极和配向隆起物的图形，从而使得工艺流程较复杂，材料和设备成本较高的问题，提供一种通过一次构图工艺形成像素电极和配向隆起物的图形的阵列基板及其制作方法和显示装置。
[0012]解决本发明技术问题所采用的技术方案是一种阵列基板的制作方法，包括:
[0013]形成像素电极膜层，在像素电极膜层上形成配向隆起物层；
[0014]通过阶梯曝光工艺，形成在非曝光区剩余完整的配向隆起物层，在曝光区无配向隆起物层，在部分曝光区剩余部分的配向隆起物层的结构；
[0015]通过刻蚀工艺，除去无配向隆起物层区域的像素电极膜层，形成像素电极的图形；
[0016]通过灰化工艺形成配向隆起物的图形。
[0017]优选的是，所述阶梯曝光工艺中使用的掩膜板为半色调掩膜板或灰阶掩膜板。
[0018]优选的是，所述配向隆起物层为具有感光效应的有机膜层，所述阶梯曝光工艺为直接对有机膜层进行曝光和显影。
[0019]优选的是，所述有机膜是丙烯酸酯类有机膜。
[0020]优选的是，所述有机膜层的形成方式为狭缝式涂布法或旋转涂布法。
[0021]优选的是，所述配向隆起物层的厚度在20000?30000 A间，所述在部分曝光区
剩余部分的配向隆起物层的厚度在3000?10000A间。
[0022]优选的是，所述刻蚀工艺是湿法刻蚀工艺，所述灰化工艺是干法刻蚀工艺。
[0023]优选的是，所述灰化工艺中使用的气体为SF6和02的混合气体。
[0024]本发明的阵列基板的制作方法，通过一次构图工艺形成像素电极和配向隆起物的图形，简化了生产工艺流程，降低了材料和设备的成本，从而提高了产品的竞争力。
[0025]解决本发明技术问题所采用的技术方案是一种阵列基板，包括像素电极和配向隆起物，所述像素电极和配向隆起物是由上述阵列基板的制作方法制备的。
[0026]本发明的阵列基板由上述阵列基板的制作方法制备，因此工艺流程更为简化，生产效率提高。
[0027]解决本发明技术问题所采用的技术方案是一种显示装置，所述显示装置包括上述阵列基板。
[0028]本发明的显示装置包括上述阵列基板，生产工艺流程的简化使得显示装置的生产成本降低。
【专利附图】
【附图说明】
[0029]图1为现有技术中阵列基板的平面示意图；
[0030]图2为现有技术中阵列基板A-A方向的剖视图，其中包括了掩膜板以示意像素电极的制作；
[0031]图3为现有技术中配向隆起物制作示意图；
[0032]图4为本发明实施例1的阵列基板的制作方法中的像素电极和配向隆起物制作示意图；
[0033]图5为本发明实施例1的阵列基板的制作方法中的像素电极层成膜后结构示意图；
[0034]图6为本发明实施例1的阵列基板的制作方法中的配向隆起物层成膜后结构示意图；
[0035]图7为本发明实施例1的阵列基板的制作方法中的阶梯曝光工艺后阵列基板的结构示意图；
[0036]图8为本发明实施例1的阵列基板的制作方法中的像素电极层刻蚀工艺后的阵列基板的结构不意图；
[0037]图9为本发明实施例1的阵列基板的制作方法中的灰化工艺后形成的配向隆起物的结构不意图；
[0038]图10为阵列基板和彩膜基板成盒后液晶分布示意图。
[0039]其中附图标记为:1、玻璃基板；2、栅绝缘层；3、有源层；4、数据线；5、钝化层；6、像素电极膜层；61、像素电极；7、像素电极膜层掩膜板；8、曝光机光线；9、配向隆起物层；91、曝光区；92、部分曝光区；93、非曝光区；94、配向隆起物；11、掩膜板；111、开口区；112、部分遮光区；113、遮光区；12、彩膜基板；13、液晶；14、栅线；15、源电极；16、漏电极；17、栅极；18、过孔。
【具体实施方式】
[0040]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0041]实施例1:
[0042]本实施例提供一种阵列基板的制作方法，结合附图1至3，所述阵列基板包括形成在玻璃基板I上方的栅极17、栅线14、栅绝缘层2、有源层3、源电极15、漏电极16、数据线
4、钝化层5、像素电极61以及配向隆起物94等，其形成钝化层5 (包括形成钝化层5本身)之前的制备方法与现有技术相同，在此不再进行详细描述。
[0043]本实施例提供的阵列基板的制作方法与现有技术不同的是:通过一次构图工艺形成包括像素电极61和配向隆起物94的图形。具体包括如下步骤:
[0044]SO1、如图5所示，在钝化层5上形成像素电极膜层6，如图6所示，在像素电极膜层6上形成配向隆起物层9。
[0045]其中，像素电极膜层6的材料采用氧化铟锡，其形成方式为溅射或真空蒸镀。
[0046]优选的，配向隆起物层9的厚度在20000?30000 A间。优选的，配向隆起物层9
为具有感光效应的有机膜层。进一步优选的，有机膜是丙烯酸酯类有机膜。其他具有感光效应的有机薄膜(比如聚酰亚胺类有机膜)也可以用来制作本实施例中的配向隆起物层9，在本实施例中，优选的以丙烯酸酯类有机膜为例，但并不限定具有感光效应的有机膜的种类。
[0047]配向隆起物层9采用了具有感光效应的有机膜层，因此不需再涂覆光刻胶层，相应地也省去了剥离光刻胶的工艺，进而简化了生产工艺流程。
[0048]优选的，有机膜层的形成方式为狭缝式涂布法或旋转涂布法。
[0049]需要说明的是，本实施例中的配向隆起物层9是具有感光效应的有机膜层，如果不采用具有感光效应的有机膜层，通过在配向隆起物层9上涂覆光刻胶结合使用其他工艺也可以实现通过一次构图工艺形成像素电极61和配向隆起物94的图形。
[0050]S02、如图4和图7所示，通过阶梯曝光工艺，形成在非曝光区93的位置剩余完整配向隆起物层9，在曝光区91无配向隆起物层9，在部分曝光区92剩余部分的配向隆起物层9的结构。
[0051]优选的，阶梯曝光工艺中使用的掩膜板11为半色调掩膜板或灰阶掩膜板。掩膜板11的开口区111与配向隆起物层9的曝光区91对应，掩膜板11部分遮光区112与配向隆起物层9的部分曝光区92对应，掩膜板11的遮光区113与配向隆起物层9的非曝光区93对应，由于掩膜板11的开口区111、部分遮光区112和遮光区113对曝光机光线8的透过率不同，从而实现对配向隆起物层9的阶梯曝光。[0052]优选的，在部分曝光区剩余部分的配向隆起物层9的厚度是在3000~1000OA间。该区域的在3000~】OOOOA间的配向隆起物层9在对像素电极膜层进行刻蚀的过程
中，能够保护该区域的配向隆起物层9下方的像素电极膜层不被刻蚀掉。
[0053]S30、如图8所示，通过刻蚀工艺，除去无配向隆起物层9区域的像素电极膜层6，形成像素电极61的图形；
[0054]优选的，对像素电极膜层6的刻蚀工艺采用湿法刻蚀工艺。刻蚀过程中的参数为:温度控制在40~60°C之间，时间控制在60~80S之间，溶液包括硫酸、硝酸、添加剂和水，其中各组成成分的质量比为:硫酸约为8%,硝酸约为4%,添加剂约为2%,水约为86%。
[0055]S04、如图9所示，通过灰化工艺形成配向隆起物94的图形。
[0056]优选的，灰化工艺采用干法刻蚀工艺，使用的气体为SF6和O2的混合气体，其中SF6和O2气体体积比大约为3比10。干刻机功率选定在10000~15000W之间，压力控制在50~150mT之间，温度控制在30~70°C之间，刻蚀时间控制在50~80S之间。
[0057]本实施例的阵列基板的制作方法，通过一次构图工艺形成像素电极61和配向隆起物94的图形，简化了生产工艺流程，降低了材料和设备的成本，从而提高了产品的竞争力。
[0058]进一步需要说明的是，本发明阵列基板的制作方法也可以应用于制作彩膜基板上的公共电极和配向隆起物，即通过阶梯曝光工艺结合使用具有感光效应的有机膜层作为配向隆起物层从而经过一次构图工艺实现形成公共电极和配向隆起物的图形。附图中的图10示出了阵列基板和彩膜基板成盒后液晶分子的分布情况。
[0059]实施例2:
[0060]本实施例提供一种阵列基板，结合图4，包括像素电极61和配向隆起物94，当然，还包括如栅极以及栅线等已知的结构。其中，像素电极61和配向隆起物94是由上述阵列基板的制作方法制备的。
[0061]本实施例的阵列基板由上述阵列基板的制作方法制备，因此工艺流程更为简化，生广效率提闻。
[0062]实施例3:
[0063]本实施例提供一种显示装置，显示装置包括上述阵列基板，当然，还包括如彩膜基板等已知的结构。所述显示装置可以为:液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0064]本实施例的显示装置包括上述阵列基板，阵列基板生产工艺流程的简化使得显示装置的生产成本降低。
[0065]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种阵列基板的制作方法，其特征在于，包括: 形成像素电极膜层，在像素电极膜层上形成配向隆起物层； 通过阶梯曝光工艺，形成在非曝光区剩余完整配向隆起物层，在曝光区无配向隆起物层，在部分曝光区剩余部分的配向隆起物层的结构； 通过刻蚀工艺，除去无配向隆起物层区域的像素电极膜层，形成像素电极的图形； 通过灰化工艺形成配向隆起物的图形。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述阶梯曝光工艺中使用的掩膜板为半色调掩膜板或灰阶掩膜板。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述配向隆起物层为具有感光效应的有机膜层，所述阶梯曝光工艺为直接对所述有机膜层进行曝光和显影。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述有机膜是丙烯酸酯类有机膜。
5.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述有机膜层的形成方式为狭缝式涂布法或旋转涂布法。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述配向隆起物层的厚度在20000?30000A间，所述在部分曝光区剩余部分的配向隆起物层的厚度在3000?10000A 间。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述刻蚀工艺是湿法刻蚀工艺，所述灰化工艺是干法刻蚀工艺。
8.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述灰化工艺中使用的气体为SF6和O2的混合气体。
9.一种阵列基板，包括像素电极和配向隆起物，其特征在于，所述像素电极和配向隆起物是由权利要求1至8任意一项所述的阵列基板的制作方法制备的。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的阵列基板。
【文档编号】G02F1/1343GK103489873SQ201310429312
【公开日】2014年1月1日 申请日期:2013年9月18日 优先权日:2013年9月18日
【发明者】吴洪江, 杨新元, 袁剑峰 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司