的像素电极的像素信号的差异。
[0078]图5A是示出根据发明示范实施方式的阵列基板的放大平面图。图5B是根据发明示范实施方式沿图5A的线II1-1II’截取的截面图。
[0079]参考图2、图5A和图5B，根据本示范实施方式的阵列基板可包括基板100、栅线GL1、栅绝缘层110、沟道图案CH2和CH3、有源图案150、源电极SR2和SR3、漏电极DR2和DR3、第一数据线Daj和Daj+Ι以及第二数据线Db j和Db j+Ι。在下文，为了便于说明将描述第j条数据线Daj和Dbj0
[0080]电连接到第一数据线的第j条数据线Daj的第二开关元件TFT2可包括栅线GL1、栅绝缘层110、沟道图案CH2、源电极SR2、漏电极DR2和钝化层120。栅绝缘层110可以设置在栅线GLi上。沟道图案CH2可以设置在栅绝缘层110上。源电极SR2可部分地交叠沟道图案CH2。漏电极DR2可以与源电极SR2间隔开并且可部分地交叠沟道图案CH2。钝化层120可覆盖源电极SR2和漏电极DR2。
[0081]有源图案150可以设置在将第一数据线Daj和第二数据线Dbj分开的切断部中的栅绝缘层110上。有源图案150可部分地交叠第一数据线Daj和第二数据线Dbj。第一数据线Daj的第一交叠部Oa可交叠有源图案150。第二数据线Dbj的第二交叠部Ob可交叠有源图案150。钝化层120可覆盖有源图案150。
[0082]在本示范实施方式中，有源图案150可以形成在与沟道图案CH2相同的层中。例如，有源图案150可包括与沟道图案CH2相同的材料。有源图案150可以利用单个掩模与沟道图案CH2同时形成。
[0083]有源图案150的长度L可以大于在第一数据线Daj和第二数据线Dbj之间的切断部C的长度。例如，有源图案150的长度L可以与第一交叠部0a、第二交叠部Ob和切断部C的长度之和基本相同。
[0084]有源图案150可部分地交叠栅线GLi。第一交叠部Oa可完全地交叠栅线GLi。第二交叠部Ob可以不交叠栅线GLi。
[0085]在本示范实施方式中，切断部C的长度可以大于图4A和4B中示出的切断部C的长度。例如，在本示范实施方式中的切断部C的长度可以等于或小于大约70μπι。
[0086]如上所述，被切断部C分开的第一数据线Daj和第二数据线Dbj可以通过有源图案150彼此电连接，由此减小施加到与切断部C相邻的像素电极的像素信号的差异。
[0087]另外，可以如参考图5Α和5Β所描述的来配置栅线GL1、第一数据线Daj、第二数据线Dbj和有源图案150之间的交叠区，由此减小施加到与切断部C相邻的像素电极的像素号的差异。
[0088]图6A是示出根据发明示范实施方式的阵列基板的放大平面图。图6B是根据发明示范实施方式沿图6A的线IV-1V’截取的截面图。
[0089]参考图2、图6A和图6B，根据本示范实施方式的阵列基板可包括基板100、栅线GL1、栅绝缘层110、沟道图案CH2和CH3、有源图案150、源电极SR2和SR3、漏电极DR2和DR3、第一数据线Daj和Daj+Ι以及第二数据线Db j和Db j+Ι。在下文，为了便于说明将描述第j条数据线Daj和Dbj0
[0090]电连接到第一数据线的第j条数据线Daj的第二开关元件TFT2可包括栅线GL1、栅绝缘层110、沟道图案CH2、源电极SR2、漏电极DR2和钝化层120。栅绝缘层110可以设置在栅线GLi上。沟道图案CH2可以设置在栅绝缘层110上。源电极SR2可部分地交叠沟道图案CH2。漏电极DR2可以与源电极SR2间隔开并且可部分地交叠沟道图案CH2。钝化层120可覆盖源电极SR2和漏电极DR2。
[0091]有源图案150可以设置在将第一数据线Daj和第二数据线Dbj分开的切断部中的栅绝缘层110上。有源图案150可部分地交叠第一数据线Daj和第二数据线Dbj。第一数据线Daj的第一交叠部Oa可交叠有源图案150。第二数据线Dbj的第二交叠部Ob可交叠有源图案150。钝化层120可覆盖有源图案150。
[0092]在本示范实施方式中，有源图案150可以形成在与沟道图案CH2相同的层中。例如，有源图案150可包括与沟道图案CH2相同的材料。有源图案150可以利用单个掩模与沟道图案CH2同时形成。
[0093]有源图案150的长度L可以大于在第一数据线Daj和第二数据线Dbj之间的切断部C的长度。例如，有源图案150的长度L可以与第一交叠部0a、第二交叠部Ob和切断部C的长度之和基本相同。
[0094]有源图案150可部分地交叠栅线GLi。第一交叠部Oa可部分地交叠栅线GLi。第二交叠部Ob可以不交叠栅线GLi。
[0095]在本示范实施方式中，第一交叠部Oa的长度可以大于图5A和图5B中示出的第一交叠部Oa的长度。
[0096]如上所述，被切断部C分开的第一数据线Daj和第二数据线Dbj可以通过有源图案150彼此电连接，由此减小施加到与切断部C相邻的像素电极的像素信号的差异。
[0097]另外，可以如参考图6A和6B所描述的来配置栅线GL1、第一数据线Daj、第二数据线Dbj和有源图案150之间的交叠区，由此减小施加到与切断部C相邻的像素电极的像素号的差异。
[0098]图7A是示出根据发明示范实施方式的阵列基板的放大平面图。图7B是根据发明示范实施方式沿图7A的线V-V’截取的截面图。
[0099]参考图2、图7A和图7B，根据本示范实施方式的阵列基板可包括基板100、栅线GL1、栅绝缘层110、沟道图案CH2和CH3、有源图案150、源电极SR2和SR3、漏电极DR2和DR3、第一数据线Daj和Daj+Ι以及第二数据线Db j和Db j+Ι。在下文，为了便于说明将描述第j条数据线Daj和Dbj0
[0100]电连接到第一数据线的第j条数据线Daj的第二开关元件TFT2可包括栅线GL1、栅绝缘层110、沟道图案CH2、源电极SR2、漏电极DR2和钝化层120。栅绝缘层110可以设置在栅线GLi上。沟道图案CH2可以设置在栅绝缘层110上。源电极SR2可部分地交叠沟道图案CH2。漏电极DR2可以与源电极SR2间隔开并且可部分地交叠沟道图案CH2。钝化层120可覆盖源电极SR2和漏电极DR2。
[0101]有源图案150可以设置在将第一数据线Daj和第二数据线Dbj分开的切断部中的栅绝缘层110上。有源图案150可部分地交叠第一数据线Daj和第二数据线Dbj。第一数据线Daj的第一交叠部Oa可交叠有源图案150。第二数据线Dbj的第二交叠部Ob可交叠有源图案150。钝化层120可覆盖有源图案150。
[0102]在本示范实施方式中，有源图案150可以形成在与沟道图案CH2相同的层中。例如，有源图案150可包括与沟道图案CH2相同的材料。有源图案150可以利用单个掩模与沟道图案CH2同时形成。
[0103]有源图案150的长度L可以大于在第一数据线Daj和第二数据线Dbj之间的切断部C的长度。例如，有源图案150的长度L可以与第一交叠部0a、第二交叠部Ob和切断部C的长度之和基本相同。
[0104]有源图案150可完全地交叠栅线GLi。有源图案150的长度L可以大于栅线GLi的交叉数据线Daj和Dbj的部分的宽度。有源图案150的长度L可以大于栅线GLi的交叠有源图案150的部分的宽度。
[0105]第一交叠部Oa可以不交叠栅线GLi。第二交叠部Ob可以部分地交叠栅线GLi。
[0106]如上所述，被切断部C分开的第一数据线Daj和第二数据线Dbj可以通过有源图案150彼此电连接，由此减小施加到与切断部C相邻的像素电极的像素信号的差异。
[0107]另外，可以如参考图7A和7B所描述的来配置栅线GL1、第一数据线Daj、第二数据线Dbj和有源图案150之间的交叠区，由此减小施加到与切断部C相邻的像素电极的像素号的差异。
[0108]图8A是示出根据发明示范实施方式的阵列基板的放大平面图。图SB是根据发明示范实施方式沿图8A的线V1-VI’截取的截面图。
[0109]参考图2、图8A和图SB，根据本示范实施方式的阵列基板可包括基板100、栅线GL1、栅绝缘层110、沟道图案CH2和CH3、有源图案150、源电极SR2和SR3、漏电极DR2和DR3、第一数据线Daj和Daj+Ι以及第二数据线Db j和Db j+Ι。在下文，为了便于说明将描述第j条数据线Daj和Dbj0
[0110]电连接到第一数据线中的第j条数据线Daj的第二开关元件TFT2可包括栅线GL1、栅绝缘层110、沟道图案CH2、源电极SR2、漏电极DR2和钝化层120。栅绝缘层110可以设置在栅线GLi上。沟道图案CH2可以设置在栅绝缘层110上。源电极SR2可部分地交叠沟道图案CH2。漏电极DR2可以与源电极SR2间隔开并且可部分地交叠沟道图案CH2。钝化层120可覆盖源电极SR2和漏电极DR2。
[0111]有源图案150可以设置在将第一数据线Daj和第二数据线Dbj分开的切断部中的栅绝缘层110上。有源图案150可部分地交叠第一数据线Daj和第二数据线Dbj。第一数据线Daj的第一交叠部Oa可交叠有源图案150。第二数据线Db