j的第二交叠部Ob可交叠有源图案150。钝化层120可覆盖有源图案150。
[0112]在本示范实施方式中，有源图案150可以形成在与沟道图案CH2相同的层中。例如，有源图案150可包括与沟道图案CH2相同的材料。有源图案150可以利用单个掩模与沟道图案CH2同时形成。
[0113]有源图案150的长度L可以大于在第一数据线Daj和第二数据线Dbj之间的切断部C的长度。例如，有源图案150的长度L可以与第一交叠部0a、第二交叠部Ob和切断部C的长度之和基本相同。
[0114]在本示范实施方式中，切断部C的长度可以大于图7A和图7B中示出的切断部C的长度。例如，在本示范实施方式中的切断部C的长度可以等于或小于大约70μπι。
[0115]有源图案150可完全地交叠栅线GLi。有源图案150的长度L可以大于栅线GLi的交叉数据线Daj和Dbj的部分的宽度。有源图案150的长度L可以大于栅线GLi的交叠有源图案150的部分的宽度。
[0116]第一交叠部Oa可以不交叠栅线GLi。另外，第二交叠部Ob可以不交叠栅线GLi。
[0117]如上所述，被切断部C分开的第一数据线Daj和第二数据线Dbj可以通过有源图案150彼此电连接，由此减小施加到与切断部C相邻的像素电极的像素信号的差异。
[0118]另外，可以如参考图8A和SB所描述的来配置栅线GL1、第一数据线Daj、第二数据线Dbj和有源图案150之间的交叠区，由此减小施加到与切断部C相邻的像素电极的像素
号的差异。
[0119]图9是示出根据发明示范实施方式的阵列基板的一部分的平面图。
[0120]参考图9，根据本示范实施方式的阵列基板可包括多条栅线GLi和GLi+Ι、多条数据线Da和Db以及多个像素电极PXl和PX2。栅线GLi和GLi+Ι可在第一方向Dl上延伸。数据线Da和Db可在交叉第一方向Dl的第二方向D2上延伸。像素电极PXl和PX2可以电连接到栅线GL和数据线Da及Db。数据线Da和Db可包括通过栅线GLi或GLi+Ι之一分开的成对的第一数据线Da和第二数据线Db。例如，成对的第一数据线Da和第二数据线Db可以通过切断部CPj-1至CPj+3被分开。虽然有源图案没有在图9中示出，但是切断部CPj-1至CPj+3可分别交叠有源图案，该有源图案电连接第一数据线Da至第二数据线Db。
[0121]在本示范实施方式中，在第一方向Dl上布置的数据线Dj-1至Dj+3中，将第一数据线Da和第二数据线Db分开的栅线可以不同。例如，第i条栅线GLi可分开第j-Ι条数据线Daj-1和Dbj-1以及第j条数据线Daj和Dbj。第i+Ι条栅线GLi+Ι可分开第j+Ι条数据线Daj+Ι和Dbj+Ι以及第j+2条数据线Daj+2和Dbj+2。
[0122]在第一方向Dl上彼此相邻的至少两对第一数据线Da和第二数据线Db(例如，Dj-1和Dj)可以通过栅线中的单个栅线(例如，GLi)分开。
[0123]在第一方向Dl上彼此相邻的至少两对第一数据线Da和第二数据线Db (例如，Dj和Dj+Ι)可以通过栅线中的不同栅线(例如，GLi和GLi+Ι)分开。
[0124]图3A、3B、4A、4B、5A、5B、6A、6B、7A、7B、8A和8B中示出的有源图案150可以应用于在本示范实施方式中的切断部CPj-1至CPj+1。
[0125]例如，在图9中，与第j-Ι条数据线的切断部CPj-1交叠的有源图案的宽度可以不同于与第j条数据线的切断部CPj交叠的有源图案的宽度。例如，图9中，与第j-ι条数据线的切断部CPj-1交叠的有源图案的长度可以不同于与第j条数据线的切断部CPj交叠的有源图案的长度。
[0126]根据发明的示范实施方式，在阵列基板和具有该阵列基板的显示器件中，由切断部分开的第一数据线和第二数据线可以通过有源图案彼此电连接，由此减小施加到与切断部相邻的像素电极的像素信号之间的差异。
[0127]另外，通过调节第一数据线和第二数据线之间的距离可以不同地配置在栅线、第一数据线、第二数据线和有源图案之间的交叠区，由此减小施加到与切断部相邻的像素电极的像素信号的差异。
[0128]此外，多个切断部可以布置在阵列基板上的不同位置以形成弯曲线，由此减小因切断部的直线布置导致的不期望的水平线。
[0129]虽然已经参考其示范实施方式具体显示和描述了本发明，然而本领域的一般技术人员将理解在不脱离由权利要求所界定的本发明的精神和范围的情况下，可以作出形式和细节上的不同变化。
【主权项】
1.一种阵列基板,包括: 基板； 多条栅线，在所述基板上沿第一方向延伸； 多条数据线，沿第二方向延伸并且包括通过切断部分开的成对的第一数据线和第二数据线，所述第二方向交叉所述第一方向；和 多个有源图案，电连接到所述成对的第一数据线和第二数据线，所述有源图案交叠所述切断部并交叠第一栅线。
2.如权利要求1所述的阵列基板，其中第一切断部交叠所述第一栅线。
3.如权利要求2所述的阵列基板，其中与所述第一切断部间隔开的第二切断部交叠与所述第一栅线间隔开的第二栅线。
4.如权利要求2所述的阵列基板，其中与所述第一切断部间隔开的第二切断部交叠所述第一栅线。
5.如权利要求1所述的阵列基板，其中所述第一栅线交叠所述成对的第一数据线和第二数据线中的所述第一数据线或所述第二数据线。
6.如权利要求1所述的阵列基板，其中在所述成对的第一数据线和第二数据线中，所述第一栅线仅交叠所述第一数据线和所述第二数据线之一。
7.如权利要求1所述的阵列基板，其中所述第一栅线没有被所述成对的第一数据线和第二数据线中的所述第一数据线和所述第二数据线交叠。
8.如权利要求1所述的阵列基板，其中通过所述切断部之一分开的所述成对的第一数据线和第二数据线中的所述第一数据线和所述第二数据线之间的距离小于70 μ m。
9.如权利要求1所述的阵列基板，其中所述有源图案之一在所述第一方向上的宽度大于所述数据线之一在所述第一方向上的宽度。
10.如权利要求1所述的阵列基板，其中所述有源图案之一在所述第二方向上的长度大于所述第一栅线的与所述数据线之一交叉的部分在所述第一方向上的宽度。
11.如权利要求1所述的阵列基板，进一步包括电连接到所述栅线和所述数据线的多个像素电极， 其中在所述第一方向上彼此相邻的两条数据线电连接到所述两条数据线之间的像素区中的不同像素电极。
12.如权利要求1所述的阵列基板，进一步包括电连接到所述栅线和所述数据线的多个薄膜晶体管， 其中至少一个薄膜晶体管包括: 源电极，电连接到所述成对的第一数据线和第二数据线中的所述第一数据线或所述第二数据线； 沟道图案，在所述栅线之一上交叠所述源电极；和 漏电极，交叠所述沟道图案。
13.如权利要求12所述的阵列基板，其中所述沟道图案设置在与所述有源图案之一相同的层中。
14.如权利要求12所述的阵列基板，其中所述沟道图案设置在与所述有源图案之一不同的层中。
15.—种显不器件,包括: 阵列基板，包括多条栅线和多条数据线，所述多条数据线交叉所述栅线并且包括通过切断部分开的成对的第一数据线和第二数据线； 栅极驱动部，配置为施加栅极信号到所述栅线； 第一数据驱动部，配置为施加第一数据信号到所述成对的第一数据线和第二数据线中的所述第一数据线；和 第二数据驱动部，配置为施加第二数据信号到所述成对的第一数据线和第二数据线中的所述第二数据线， 其中所述成对的第一数据线和第二数据线中的所述第一数据线和所述第二数据线通过交叠所述切断部的有源图案而电连接。
16.如权利要求15所述的显示器件，其中所述第一数据信号和所述第二数据信号包括同步的数据信号。
17.如权利要求15所述的显示器件，其中所述切断部沿着所述栅线延伸的方向布置成弯曲线。
18.—种阵列基板,包括: 第一数据线，设置在基板上； 第二数据线，设置在所述基板上； 有源图案，设置在所述第一数据线和第二数据线之间并且将所述第一数据线和第二数据线彼此电连接。
19.如权利要求18所述的阵列基板，其中所述有源图案被所述第一数据线和第二数据线交叠，在所述有源图案上的所述第一数据线和所述第二数据线之间形成间隔。
20.如权利要求19所述的阵列基板，其中钝化层设置在所述间隔中。
【专利摘要】本发明提供了一种阵列基板和包括其的显示器件。该阵列基板包括：基板；多条栅线，在基板上沿第一方向延伸；多条数据线，包括通过切断部分开的成对的第一数据线和第二数据线；以及多个有源图案，电连接到成对的第一数据线和第二数据线。数据线在交叉第一方向的第二方向上延伸。有源图案交叠切断部并交叠第一栅线。
【IPC分类】G02F1-1362
【公开号】CN104635389
【申请号】CN201410401890
【发明人】黄旻夏, 金雄权, 金仁雨, 李成荣, 洪权三, 柳东贤, 韩范熙
【申请人】三星显示有限公司
【公开日】2015年5月20日
【申请日】2014年8月15日
【公告号】US20150129963