空白掩模和使用所述空白掩模的光掩模的制作方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求2014年3月23日提交的韩国专利申请第10-2014-0033765号的优先 权和权益，所述申请的内容以全文引用的方式并入本文中。
技术领域
[0003] 本发明涉及一种空白掩模和使用所述空白掩模的光掩模，并且更具体地说，涉及 一种具有形成于其中的硬膜以便实现半间距为32nm或小于32nm、尤其是20nm或小于20nm 的图案的空白掩模，以及一种使用所述空白掩模的光掩模。
【背景技术】
[0004] 现今，用于半导体的超细处理技术已经作为满足伴随有大规模集成电路 (integrated circuit ;IC)的高度集成的精细电路图案的需求的非常重要的因数而出现。 在高度集成电路的情况下，为了低功耗和高速操作，电路线变得更精细，并且对层间连接的 接触孔图案、高度集成的电路排列等的技术要求不断增加。因此，在上面记录了初始电路图 案的光掩模的制造过程中，需要能够形成更精细的电路图案并且在光掩模上记录更精确的 电路图案的光刻技术以便满足所述要求。
[0005] 使用遮光膜的二元空白掩模和使用相移膜和遮光膜的相移空白掩模可以原材料 形式购得以便使用光刻技术制造光掩模。此外，近年来已开发出还包含硬膜的空白掩模。
[0006] 在上述空白掩模中，在包含硬膜的空白掩模的情况下，大体上已开发出使用硅化 钼（MoSi)化合物作为光屏蔽膜的二元空白掩模的结构和使用硅化钼（MoSi)化合物作为相 移膜和铬（Cr)化合物作为光屏蔽膜的相移空白掩模的结构。
[0007] 同时，使用包含硬膜的空白掩模制造光掩模的方法通过使用安置在硬膜上的抗蚀 膜作为蚀刻掩模使硬膜图案化，使用硬膜图案作为蚀刻掩模蚀刻安置在硬膜下方的金属 膜，并且去除硬膜图案来执行。
[0008] 然而，在光掩模的制造方法中，使用硬膜使下部金属膜图案化并且去除硬膜的工 艺具有以下问题。
[0009] 具体来说，在光掩模的制造方法中，使用例如标准清洗-1 (SC-1)、硫酸（H2S04)、臭 氧水（〇3)等化学品来执行洗涤工艺。洗涤工艺的问题在于中心区与外部区之间在光密度 (optical density ;0D)和临界尺寸（critical dimension ;CD)均勾性方面的差异，或主图 案区和非主图案区以暴露于洗涤物质持续不同时间的区域形式出现，这归因于根据所述区 域之间的图案密度差异而定的负载效应。由于在使用光掩模印刷晶片的工艺期间的图像对 比增强问题，此类光掩模上在光密度和临界尺寸方面的差异影响了印刷在晶片上的图案的 临界尺寸均匀性。
[0010] 此外，在光掩模的制造方法中，在硬膜图案的去除工艺中出现了关于负载效应的 问题。具体来说，在使用硬膜图案完全形成了安置在硬膜下方的金属膜图案之后，在硬膜图 案的去除工艺期间出现了负载效应，其中去除硬膜所需的时间由于中心区与外部区或硬膜 图案的主图案区与非主图案区之间的密度差异而有所不同。因此，因为形成于硬膜下方的 金属膜图案暴露于蚀刻物质的时间由于金属膜图案的密度差异而有所不同，所以在所述区 域之间在光密度和临界尺寸方面出现了差异。最后，在此类光掩模上的光密度和临界尺寸 的差异产生了在晶片水平上的临界尺寸不均匀性和在使用光掩模印刷晶片的过程期间的 工艺容限问题。
[0011] 在使用硬膜形成相移光掩模以及二元光掩模的过程中出现了相同的问题。具体来 说，随着图案的大小变得更精细，所述问题越来越凸显。
【发明内容】
[0012] 本发明涉及一种空白掩模和一种使用所述空白掩模的光掩模，所述空白掩模能够 防止在光掩模的制造方法中在洗涤工艺和硬膜图案去除工艺期间安置在硬膜下方的遮光 膜图案的损失，以便实现半间距为32nm或小于32nm、尤其是20nm或小于20nm的微图案，或 能够防止在遮光膜图案的去除工艺期间安置在遮光膜下方的相移膜图案的损失。
[0013] 此外，本发明涉及一种空白掩模和使用所述空白掩模的光掩模，所述空白掩模能 够通过防止在洗涤工艺和安置在相移膜上的硬膜或遮光膜图案的去除工艺期间安置在硬 膜下方的遮光膜和相移膜图案的损失，使根据图案密度而定的光密度和临界尺寸均匀性的 差异降到最低。
[0014] 根据本发明的一个方面，提供了一种空白掩模，包含设置在透明衬底上的遮光膜、 设置在遮光膜顶表面上的硬膜以及保护膜，所述保护膜被安置在遮光膜与硬膜之间并且被 配置成用于防止因光掩模制造方法中所用的洗涤剂和为了去除硬膜所用的蚀刻物质而造 成遮光膜厚度的损失。
[0015] 根据本发明的另一个方面，提供了一种空白掩模，包含设置在透明衬底上的遮光 膜和设置在遮光膜顶表面上的硬膜。在此，遮光膜顶表面的氧（〇)含量高于遮光膜底表面， 从而防止因光掩模制造方法中所用的洗涤剂和为了去除硬膜所用的蚀刻物质而造成遮光 膜厚度的损失。
[0016] 根据本发明的再另一个方面，提供了一种空白掩模，包含设置在透明衬底上的相 移膜和设置在相移膜顶表面上的遮光膜。在此，空白掩模还包含保护膜，所述保护膜被设置 在相移膜与遮光膜之间并且被配置成用于防止因光掩模制造方法中所用的洗涤剂和为了 去除硬膜所用的蚀刻物质而造成相移膜厚度的损失。
[0017] 根据本发明的又另一个方面，提供了一种空白掩模，包含设置在透明衬底上的相 移膜和设置在相移膜顶表面上的遮光膜。在此，遮光膜顶表面的氧（〇)含量高于遮光膜底 表面，从而防止因光掩模制造方法中所用的洗涤剂和为了去除硬膜所用的蚀刻物质而造成 相移膜厚度的损失。
[0018] 遮光膜具有光屏蔽膜和抗反射膜堆叠的多层膜结构、单层膜结构或组成比率连续 变化的连续膜结构。
[0019] 遮光膜可以由至少一种由铬（Cr)、钼（Mo)、钛（Ti)、钽（Ta)、钨（W)、锡（Sn)以 及铪（Hf)组成的群组中选出的金属材料制成，或除了金属材料以外，还可以还包含至少一 种由硅（Si)、氧（0)、碳（C)以及氮（N)组成的群组中选出的材料，并且遮光膜可以由含硅 (Si)化合物制成。在这种情况下，金属材料的含量对硅（Si)的含量的比率在0.01到0.3 范围内的遮光膜的厚度可以是lOnm到65nm。
[0020] 保护膜可以由至少一种由钼（Mo)、钽（Ta)、铝（A1)以及硅（Si)组成的群组中选 出的材料制成，或除了所述材料以外，可以还包含至少一种由氧（〇)、碳（C)以及氮（N)组 成的群组中选出的轻元素。在所述材料中，金属、氧（0)、硅（Si)以及轻元素的含量分别可 以在0原子％到10原子％、10原子％到80原子％、10原子％到80原子％以及0原子％到 60原子％的范围内。
[0021] 保护膜相对于硬膜的蚀刻选择性可以是10或大于10,并且可以通过与用于去除 遮光膜相同的蚀刻物质蚀刻。
[0022] 保护膜可以充当抗反射层。
[0023] 保护膜相对于遮光膜的蚀刻选择性可以是10或大于10,并且可以通过与用于去 除相移膜相同的蚀刻物质蚀刻。
[0024] 保护膜可以充当相移层。
[0025] 保护膜的厚度可以是0. 5nm到20nm，并且可以具有一种由单层膜结构、多层膜结 构、单膜结构以及连续膜结构组成的群组中选出的结构。
[0026] 硬膜的厚度可以是2nm到10nm。
[0027]硬膜可以由至少一种由铬（Cr)、硅（Si)、钼（Mo)以及钽（Ta)组成的群组中选出 的材料制成，或除了所述材料以外，可以还包含至少一种由氧（〇)、碳（C)以及氮（N)组成的 群组中选出的轻元素。
[0028] 空白掩模可以还包含设置在遮光膜上的硬膜。
[0029] 相移膜可以由包含至少一种由氧（0)、氮（N)、碳（C)以及硼（B)组成的群组中选 出的轻元素的硅化钼（MoSi)化合物制成，并且可以具有钼（Mo)、硅（Si)以及轻元素分别以 0. 3原子％到10原子％、10原子％到80原子％以及20原子％到60原子％的含量存在的 组成比率。
[0030] 相移膜的厚度可以是30nm到65nm。
【附图说明】
[0031] 通过参考附图详细描述其示范性实施例，本发明的上述以及其它目的、特征以及 优点将对本领域普通技术人员变得更加清楚，在所述附图中：
[0032] 图1是示出了根据本发明的第一示范性实施例的空白掩模的截面图；并且
[0033] 图2是示出了根据本发明的第二示范性实施例的空白掩模的截面图。
[0034] [符号的说明]
[0035] 100:空白掩模
[0036] 102 :透明衬底
[0037] 104 :遮光膜
[0038] 106 :保护膜/罩盖层
[0039] 108 :硬膜
[0040] 110 :抗蚀膜
[0041] 200:空白掩模
[0042]202 :透明衬底
[0043] 204 :遮光膜