专利名称：一种制备浮栅型非易失性存储器中复合俘获层的方法
技术领域：
本发明涉及微电子器件及存储器技术领域，尤其涉及一种采用化学气相淀积工艺制备浮栅型非易失性存储器中复合俘获层的方法
背景技术：
非易失性存储器，它的主要特点是在不加电的情况下也能够长期保持存储的信 息，它既有ROM的特点，又有很高的存取速度。随着多媒体应用、移动通信等对大容量、低功 耗存储的需要，非易失性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额 变得越来越大，也越来越成为一种相当重要的存储器类型。当前市场上的非易失性存储器以闪存(Flash)为主流，但是闪存器件存在操作电 压过大、操作速度慢、耐久力不够好以及由于在器件缩小化过程中过薄的隧穿氧化层将导 致记忆时间不够长等缺点。理想的非易失性存储器应具备操作电压低、结构简单、非破坏性 读取、操作速度快、记忆时间(Retention)长、器件面积小、耐久力(Endurance)好等条件。作为对闪存技术的改进和发展，纳米晶浮栅非易失性存储器和电荷俘获型非易失 性存储器受到广泛关注，结合上述两种新型存储器优点的复合俘获浮栅非易失性存储器 (Hybird Trapping Floating-Gate NonvolatileMemory)具有很好的应用前景。其电荷存 储于俘获介质/纳米晶层/俘获介质堆叠的复合俘获层中，可以得到更大的存储窗口 ；由于 受到陷阱能级的束缚，电子不易丢失，从而能有效改善器件的保持特性；同时可以抑制过擦 现象，降低操作电压，综合改善器件性能。但是目前器件中复合俘获层的制作大多采用多次 生长的方法，制作复杂，成本高，不利于工业实现。
发明内容
(一)要解决的技术问题针对上述现有浮栅型非易失性存储器中复合俘获层制作方法存在的不足，本发明 的主要目的在于提供一种制造工艺简单、制造成本低、器件产率高的浮栅型非易失性存储 器中复合俘获层的制备方法。( 二 )技术方案为达到上述目的，本发明提供了一种制备浮栅型非易失性存储器中复合俘获层的 方法，该方法包括选择至少两种前躯体在隧穿介质层上采用化学气相淀积方法生长俘获层；在生长俘获层的过程中，关闭其中一种或几种前躯体，仅保留含有纳米晶材料组 分的前躯体进行淀积，以形成纳米晶材料过剩的内嵌薄层；形成内嵌薄层后，恢复原工艺条件，打开所有前躯体继续生长俘获层；生长完毕，快速热处理形成纳米晶与俘获层堆叠的复合俘获层结构。上述方案中，该方法采用LPCVD、PECVD或ALD设备，通过对工艺的控制形成复合俘 获结构。
上述方案中，所述选择的前躯体材料包括Si3N4、SiON, Ru02、NiO2、HfSiOx、HfSiON、 HfAlOx, Al2O3或AlN中的至少两种。上述方案中，所述选择的至少两种前躯体，其中一种为只含有纳米晶材料组分。上述方案中，所述俘获层中内嵌的纳米晶薄层为Si、Al、M或Ru材料，薄层厚度为 1 3nm。上述方案中，所述生长完毕后，经适当的高温快速热退火工艺形成纳米晶薄层嵌入俘获层的复合俘获结构。(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果1、利用本发明，器件的加工工艺与传统CMOS工艺兼容。2、本发明提供的浮栅型非易失性存储器中复合俘获层的简易制作方法可以极大 的简化工艺制程，降低制作成本，为器件的走向实际应用打下基础。
图1是本发明提供的制备浮栅型非易失性存储器中复合俘获层的方法流程图；图2是本发明制备的浮栅型非易失性存储器中复合俘获层的基本结构示意图；图3-1是在隧穿介质层上淀积俘获层的示意图；图3-2是关闭适当的前躯体以形成纳米晶材料内嵌薄层的示意图；图3-3是打开前躯体继续淀积俘获层的示意图；图3-4是快速热处理形成复合俘获结构的示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本发明进一步详细说明。如图1所示，图1是本发明提供的制备浮栅型非易失性存储器中复合俘获层的方 法流程图，该方法包括以下步骤步骤101 选择至少两种前躯体在隧穿介质层上采用化学气相淀积方法生长俘获 层；步骤102 在生长俘获层的过程中，关闭其中一种或几种前躯体，仅保留含有纳米 晶材料组分的前躯体进行淀积，以形成纳米晶材料过剩的内嵌薄层；步骤103 形成内嵌薄层后，恢复原工艺条件，打开所有前躯体继续生长俘获层；步骤104 生长完毕，快速热处理形成纳米晶与俘获层堆叠的复合俘获层结构。该方法采用LPCVD、PECVD或ALD设备，通过对工艺的控制形成复合俘获结构。步骤101中所述选择的前躯体材料包括Si3N4、SiON, RuO2, NiO2, HfSiOx, HfSiON、 HfA10x、Al2O3或AlN中的至少两种。所述选择的至少两种前躯体，其中一种为只含有纳米晶 材料组分。步骤102中所述俘获层中内嵌的纳米晶薄层为Si、Al、Ni或Ru材料，薄层厚度为 1 3nm。步骤103中所述生长完毕后，经适当的高温快速热退火工艺形成纳米晶薄层嵌入俘获层的复合俘获结构。图2示出了本发明制备的浮栅型非易失性存储器中复合俘获层的基本结构示意 图。在本发明的一个实施例中，采用PECVD生长Si3N4/Si纳米晶/Si3N4复合俘获层。首先采用前躯体SiH2Cl2和NH3淀积生长4nm的Si3N4材料，然后关闭NH3,只采用SiH2Cl2进 行淀积，形成2nm的Si薄层，然后重新打开NH3继续淀积4nm的Si3N4材料。淀积完成后， 对样品进行快速热退火处理，使内嵌Si薄层形成纳米晶，完成复合俘获层的制备。图3-1至3-4是用来说明本发明一个实施例的示意图。图3-1是说明本发明一个实施例中使用PECVD，并选择前躯体SiH2Cl2和NH3淀积 生长4nm的Si3N4材料的示意图。图3-2是说明本发明一个实施例中，形成4nm的Si3N4材料介质后关闭NH3，只用 SiH2Cl2进行淀积形成2nm的Si薄层的示意图。图3-3是说明本发明一个实施例中，重新打开NH3继续淀积4nm的Si3N4材料的示 意图。图3-4是说明本发明一个实施例中，淀积过程结束后，对样品进行快速热退火处 理，使内嵌Si薄层形成纳米晶，完成复合俘获层的制备的示意图。由上述可知，在本发明的实施例中，制备复合俘获层只使用一种化学气相淀积设 备，而通过对制程的控制来形成复合俘获结构。这种制备方法，工艺简单、制造成本低、与传 统的硅平面CMOS工艺的兼容性非常好，便于工业应用和推广。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详 细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡 在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保 护范围之内。
权利要求
一种制备浮栅型非易失性存储器中复合俘获层的方法，其特征在于，该方法包括选择至少两种前躯体在隧穿介质层上采用化学气相淀积方法生长俘获层；在生长俘获层的过程中，关闭其中一种或几种前躯体，仅保留含有纳米晶材料组分的前躯体进行淀积，以形成纳米晶材料过剩的内嵌薄层；形成内嵌薄层后，恢复原工艺条件，打开所有前躯体继续生长俘获层；生长完毕，快速热处理形成纳米晶与俘获层堆叠的复合俘获层结构。
2.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，该方法采用LPCVD、PECVD或ALD设备，通过对工艺的控制形成复合俘获结构。
3.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述选择的前躯体材料包括 Si3N4、Si0N、Ru02、Ni02、HfSi0x、HfSi0N、HfA10x、Al203 或 AlN 中的至少两种。
4.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述选择的至少两种前躯体，其中一种为只含有纳米晶材料组分。
5.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述俘获层中内嵌的纳米晶薄层为Si、Al、Ni或Ru材料，薄层厚度为1 3nm。
6.根据权利要求1所述的制备浮栅型非易失性存储器中复合俘获层的方法，其特征在 于，所述生长完毕后，经适当的高温快速热退火工艺形成纳米晶薄层嵌入俘获层的复合俘 获结构。
全文摘要
本发明公开了一种制备浮栅型非易失性存储器中复合俘获层的方法，该方法包括选择至少两种前躯体在隧穿介质层上采用化学气相淀积方法生长俘获层；在生长俘获层的过程中，关闭其中一种或几种前躯体，仅保留含有纳米晶材料组分的前躯体进行淀积，以形成纳米晶材料过剩的内嵌薄层；形成内嵌薄层后，恢复原工艺条件，打开所有前躯体继续生长俘获层；生长完毕，快速热处理形成纳米晶与俘获层堆叠的复合俘获层结构。利用本发明，器件的加工工艺与传统CMOS工艺兼容，极大的简化工艺制程，降低制作成本，为器件的走向实际应用打下基础。
文档编号B82B3/00GK101814430SQ200910077369
公开日2010年8月25日 申请日期2009年2月19日 优先权日2009年2月19日
发明者刘明, 刘璟, 王琴, 龙世兵 申请人:中国科学院微电子研究所