集成有倒装芯片的微机电系统感测器的制作方法

本发明涉及微机电系统(MEMS)感测器，并且更具体地涉及集成MEMS感测器及倒装芯片部件。

本申请案根据美国法典第35篇第119(e)款要求于2014年8月26日提交的题为“带有倒装芯片部件的集成MEMS感测器(INTEGRATED MEMS SENSOR WITH FLIP-CHIP COMPONENTS)”的美国临时专利申请案号62/042,135的权益，该专利申请案通过引用将其全文并入本文。

背景技术：

由于封装基底上的引线键合连接或者对部件的并排集成，与其他部件集成在一起的传统微机电系统(MEMS,microelectromechanical system)感测器具有较大的封装形状因子(尺寸和高度)。因此，强烈需要克服上述问题的解决方案。

技术实现要素：

本发明公开了用于提供集成有至少一个倒装芯片的MEMS感测器的方法及系统。在第一方面，所述系统包括MEMS感测器、耦接至所述MEMS感测器的至少一个倒装芯片、以及被配置为用于允许所述至少一个倒装芯片与所述MEMS感测器之间的电连接的至少一个硅通孔(TSV,through-silicon via)。

在第二方面，所述系统包括MEMS感测器，所述感测器包括耦接至MEMS结构的CMOS结构，其中，所述CMOS结构包括耦接至与所述MEMS结构相接触的互连的基底。所述系统进一步包括耦接至所述基底的多个倒装芯片、电连接所述多个倒装芯片与所述互连的多个TSV、以及所述基底上的多个层以提供所述多个倒装芯片之间以及从所述多个倒装芯片到至少一个外部部件的多个电连接。

附图说明

附图说明了本发明若干个实施方式，并且与本说明一起用来解释本发明的原理。本领域技术人员容易认识到图中所示的实施方式仅是示例性的，而并不旨在限制本发明的范围。

图1展示了根据实施方式的装置的侧视图，该装置包括集成有倒装芯片部件的MEMS感测器。

图2展示了根据实施方式的装置的侧视图，该装置包括耦接至封装基底的MEMS感测器。

图3展示了根据实施方式的装置的俯视图，该装置包括集成有多个倒装芯片部件的MEMS感测器。

具体实施方式

本发明涉及微机电系统(MEMS)感测器，并且更具体地涉及集成MEMS感测器和倒装芯片部件。示出以下说明以使得本领域技术人员能够制作和使用本发明，并且以下说明是在专利申请案及其要求的背景下提供的。对优选实施方式以及在此所描述的通用原理和特征的不同修改对本领域技术人员而言将是显而易见的。因此，本发明并非旨在限定于所示实施方式，而是要符合与在此描述的原理和特征相一致的最广泛范围。

微机电系统(MEMS)是指使用类半导体过程制造的并且展现出机械特性(如移动或变形的能力)的一类装置。MEMS经常但不总是与电信号交互。MEMS装置(或者MEMS感测器)可以指被实现为微机电系统的半导体装置。MEMS装置包括多个机械组件并且可选地包括用于感测的电子装置。MEMS装置包括但不限于陀螺仪、加速度计、磁强计和压力感测器。

根据本发明的系统及方法提供了能够与更先进技术(包括但不限于倒装芯片部件)集成的MEMS感测器。在一个实施方式中，倒装芯片部件集成在MEMS感测器的顶侧，从而减小了封装的形状因子(尺寸和高度)、除去了标签切割工序、并且提供了系统单芯片(SOC,system on a chip)晶粒(倒装芯片部件)与MEMS感测器之间的高性能互连。倒装芯片部件使得半导体装置(如MEMS感测器)之间能够通过沉积在半导体装置的焊盘上的焊料凸块/焊球互连到外部电路。

为了更详细地说明本发明的特征，现在结合附图参考以下讨论。

图1展示了根据实施方式的装置100的侧视图，该装置包括集成有至少一个倒装芯片部件(“倒装芯片”)104的MEMS感测器102。在一个实施方式中，MEMS感测器102包括CMOS 106，CMOS包括基底(例如硅(Si)基底)和互连。在一个实施方式中，CMOS 106的高度为0.18微米(um)。在一个实施方式中，至少一个倒装芯片部件104为集成在MEMS感测器102的顶侧上的CMOS系统单芯片(SOC)。在另一个实施方式中，至少一个倒装芯片部件104为具有不同尺寸特性的另一个感测器。本领域技术人员轻易地认识到至少一个倒装芯片部件104可以是多种其他类型的具有不同尺寸和规格的装置和感测器，并且这将在本发明的精神和范围内。

在一个实施方式中，至少一个倒装芯片部件104利用多个硅通孔(TSV)108集成在MEMS感测器102的顶侧上，倒装芯片部件将多个TSV 108中的每一个连接至感测器电路(包括但不限于MEMS感测器的CMOS)的第一金属层(M1)上的感测器。在图1中，三个单独的TSV被展示为多个TSV 108，但是装置100可以包括更少或更大数量的TSV。

在一个实施方式中，每一个TSV 108可由各种材料(包括但不限于铜和铝)制成，并且每一个TSV 108通过CMOS 106的CMOS基底连接并连接至CMOS 106的CMOS互连的M1。在图1中，至少一个再分布层(RDL)110位于MEMS感测器102的顶侧的Si基底上。至少一个RDL层110用于至少一个倒装芯片部件104至同样位于MEMS感测器102的顶侧的Si基底上的多个引线键合IO焊盘112的迂回布线。因此，在多个TSV 108中的每一个TSV将至少一个倒装芯片部件104连接至MEMS感测器102上的同时，至少一个RDL层110将至少一个倒装芯片部件104连接至另一个部件(例如连接至另一个倒装芯片或者连接至外部部件/装置/感测器)上。至少一个倒装芯片部件104包括连接至多个TSV 108中的至少一部分上的多个焊料凸块或焊球，用于集成到MEMS感测器102的CMOS 106中。

通过提供一个用基于TSV的连接来代替基于引线键合/基底布线的连接的系统，装置100提供了至少一个倒装芯片部件104(例如，SOC晶粒)与MEMS感测器102之间的具有缩小的形状因子和封装尺寸的高性能互连。出于通信目的，多个再分布层(RDL)不仅用于将至少一个倒装芯片部件104连接至多个引线键合IO焊盘112，而且还用于将至少一个倒装芯片部件104连接至CMOS 106自身和/或将多个倒装芯片部件相互连接。

图2展示了根据实施方式的装置200的侧视图，该装置包括耦接至封装基底204的MEMS感测器202。MEMS感测器202包括与MEMS感测器102相同的部件，并且已经集成有倒装芯片部件(例如，CMOS SOC)。MEMS感测器202通过引线键合206耦接至封装基底204。

图3展示了根据实施方式的装置300的俯视图，该装置包括集成有多个倒装芯片部件304-308的MEMS感测器302。多个倒装芯片部件304-308使用将多个倒装芯片部件304-308连接至多个引线键合IO焊盘312的多个再分布层(RDL)金属互连310与MEMS感测器302集成在一起。在一个实施方式中，多个RDL金属互连310由各种材料(包括但不限于铝)制成。基于MEMS感测器的尺寸和多个倒装芯片部件的尺寸和规格，多个倒装芯片部件可以以各种配置与MEMS感测器集成在一起。

在图3中，MEMS感测器302通过多个RDL金属互连310中的四个单独的RDL金属互连与第一倒装芯片部件304集成在一起，四个单独的RDL金属互连各自将第一倒装芯片部件304连接至多个引线键合IO焊盘312的四个单独的引线键合IO焊盘。MEMS感测器302也通过多个RDL金属互连310中的三个单独的RDL金属互连(三个单独的RDL金属互连还与将第一倒装芯片部件304集成到MEMS感测器302上的四个RDL金属互连相分离)与第三倒装芯片部件308集成在一起。MEMS感测器302还通过第三倒装芯片部件308和多个RDL金属互连310中的一个单独的RDL金属互连与第二倒装芯片部件306集成在一起，以使得第二倒装芯片部件306与第三倒装芯片部件308之间能够进行通信。

因此，多个RDL金属互连310中的每一个都或者将多个倒装芯片部件连接至多个引线键合IO焊盘312中的任何一个、将CMOS感测器连接至多个引线键合IO焊盘312中的任何一个或者将倒装芯片部件互相连接。如上所述，MEMS感测器302可以通过对RDL金属互连和引线键合IO焊盘的许多种配置与多个倒装芯片部件304-308集成在一起。

根据本发明的方法和系统提供了第一装置，第一装置包括微机电系统(MEMS)感测器、耦接至MEMS感测器的至少一个倒装芯片、以及被配置为用于允许至少一个倒装芯片与MEMS感测器之间的电连接的至少一个硅通孔(TSV)。在一个实施方式中，至少一个倒装芯片系耦接至或集成MEMS感测器的顶侧的CMOS系统单芯片(SOC)。MEMS感测器包括互补金属氧化物半导体(CMOS)，互补金属氧化物半导体包括硅(Si)基底和CMOS互连。至少一个TSV将至少一个倒装芯片连接至CMOS互连的第一金属层(M1)。

在一个实施方式中，第一装置进一步包括在MEMS感测器的基底(例如，CMOS的Si基底)上的至少一个层(包括但不限于至少一个再分布层(RDL)金属互连)。至少一个层提供了从至少一个倒装芯片到多个封装插脚中的任何一个封装插脚、多个引线键合IO焊盘、其他倒装芯片、以及外部部件的多个电连接，而TSV提供如前所述的倒装芯片与MEMS感测器之间的电连接。

在一个实施方式中，有超过一个(或多个)倒装芯片与MEMS感测器集成在一起。在本实施方式中，至少一个层提供了多个倒装芯片中的至少两个倒装芯片中的任何一个倒装芯片与多个倒装芯片中的单个倒装芯片上的多个焊球/焊料凸块之间的多个电连接(由此为倒装芯片自身提供了电连接)并且还提供了从多个倒装芯片中的至少一个倒装芯片到MEMS感测器的至少一个或多个引线键合IO焊盘和另一个外部部件中的任何一者的多个电连接。

在另一实施方式中，根据本发明的方法及系统提供了包括MEMS感测器的第二装置，其中，MEMS感测器包括耦接至MEMS结构的CMOS结构，其中，CMOS结构包括耦接至互连的基底，互连与MEMS结构相接触。装置进一步包括耦接至基底的多个倒装芯片、被配置为用于允许多个倒装芯片与互连之间的多个电连接的多个硅通孔(TSV)(例如，由铜和铝中的任何一种制成的TSV)、以及基底上的多个层(例如，由铝制成的多个再分布层(RDL)金属互连)，以提供多个倒装芯片之间以及从多个倒装芯片到至少一个外部部件的多个电连接。

在本实施方式中，多个TSV中的每一个TSV将多个倒装芯片中的一个倒装芯片连接至互连的第一金属层(M1)部分。多个层提供多个倒装芯片中的至少两个倒装芯片之间以及多个倒装芯片中的单个倒装芯片上的多个焊球之间的多个电连接，并且还提供从多个倒装芯片中的至少一个倒装芯片到MEMS感测器的至少一个引线键合IO焊盘和外部部件中的任何一者的多个电连接。

如上所述，根据本发明的系统(MEMS感测器)及方法提供了一MEMS感测器，MEMS感测器利用硅通孔(TSV)和再分布层(RDL)与倒装芯片部件集成在一起。通过提供一个用基于TSV的连接来代替基于引线键合/基底布线的连接的装置，根据本发明的方法及系统提供了至少一个倒装芯片部件(例如，SOC晶粒)与MEMS感测器之间的高效互连。另外，根据本发明的方法及系统除去了卷标切割的工序，并且提供了与包括封装基底上的仅引线键合的连接或者部件的并排集成的装置相比封装的形状因子(尺寸和高度)减小。

虽然已经根据所示的实施方式中描述了本发明，在本领域技术人员将容易地认识到这些实施方式可存在变化并且这些变化将在本发明的精神和范围的内。因此，本领域技术人员可以做出许多修改而不脱离所附权利要求书范围的精神和范围。