一种适合表面贴装工艺的压阻式复合传感器及其制造方法与流程

本发明涉及传感器技术领域，具体涉及一种适合表面贴装工艺的压阻式复合传感器及其制造方法。

背景技术：

复合传感器是指同时感测不同物理量的传感器器件，压阻式压力传感器和压阻式加速度传感器组成的mems压阻式复合传感器，由于其体积小，重量轻，成本低，在汽车胎压监测方面有广泛的应用。。

目前，mems复合传感器需要和相应的控制ic一起使用，实现具体的功能。将mems复合传感器和相应控制ic封装在一个封装模块中，业界一般采用引线键合或者倒装焊的方式实现传感器和相应控制ic之间的电连接。与引线键合方式相比，倒装焊形式封装模块面积更小，电连接可靠性更高。目前，一般mems加工工艺加工的mems复合传感器的金属引脚是在器件的顶部，不便于后续进行倒装焊形式的封装。也有一些mems复合传感器通过tsv技术，将复合传感器电信号引到器件底部，便于后续进行倒装焊形式的封装。但传统的tsv技术一般需要在加工的深孔中填充导电材料，以形成电连接通道。如果采用金属材料填充，一般都是在完成mems传感器制作后，最后进行tsv加工，工艺灵活性差；填充金属材料，由于半导体材料和金属材料的热膨胀系数不匹配，会产生残余应力，影响器件性能；金属材料填充还需要在通孔侧壁生长绝缘层、防止金属向半导体材料扩散的阻隔层，增加工艺步骤，从而增加加工成本。如果采用半导体导电材料填充通孔，可以减小由于热膨胀不匹配产生的残余应力对器件性能的影响，也不需要在通孔侧壁形成防止金属扩散的阻隔层，工艺先后顺序灵活。但由于目前加工工艺宽深比的限制，一般tsv加工的通孔尺寸很大，用半导体材料填充通孔很耗时，增加加工成本。

相关技术的公开文献有：

1、公开号为cn104058361a的中国专利申请

该申请中，利用预成腔之上的硅膜做加速度传感器的悬臂结构及压力传感器的压力敏感膜及部分质量块。为了增加加速度传感器的灵敏度，采用在硅质量块的表面电镀其他材料(例如铜)来增加质量块的质量。如图1所示

2、公开号为cn103224216a的中国专利申请

见图2、3所示，该专利申请中利用<111>晶向晶圆的湿法腐蚀特性，在晶圆的一面腐蚀出两个厚度一样的硅膜和空腔(大小不一样)。硅膜用来制造压力传感器的压力敏感膜和加速度传感器的悬臂梁及部分质量块。为了增加加速度传感器的灵敏度，在硅质量块的表面电镀其他材料(例如铜)来增加质量块的质量。

上述第1、2篇文献实现了压阻式压力传感器和压阻式加速度传感器的单芯片压阻式复合传感器，但形成的压阻式复合传感器的金属引脚在器件上表面，不便于后续进行倒装焊形式的封装。

3、公开号为cn104555896a的中国专利申请

见图4所示，该专利申请实现了一种适合表面贴装的复合传感器结构，该复合传感器包括压力传感器、加速度传感器以及陀螺仪。利用三片晶圆，分别加工mems复合传感器结构及两个盖帽，并在一个盖帽上通过tsv技术将传感器的电信号引到器件底部，以便于后续的倒装焊封装，在加工传感器结构的晶圆在另一个盖帽上的对应位置形成一个和外界环境连通的通孔，以暴露压力传感器敏感膜。

该文献中实现了适合倒装焊封装形式的mems复合传感器的制造，复合传感器结构也适合后续采用倒装焊形式封装。但需要三片晶圆，成本高。此外，在盖帽上通过tsv加工深孔，在深孔侧壁沉积绝缘层，用导电材料填充通孔，如果用金属材料填充，由于金属材料和半导体材料热膨胀系数不同，会引起残余应力，影响器件性能，而且后续加工工艺不能采用高温工艺，影响加工工艺先后顺序的灵活性，增加加工难度及加工成本。如果用半导体导电材料填充，由于通孔一般很深，半导体导电材料填充将很耗时，进一步增加加工成本，最后，通过牺牲层技术形成mems传感器结构，容易产生粘附失效，降低器件生产的良率。

4、公开号为us20120142144a1的美国专利申请

见图5所示，该专利中利用两片晶圆，实现了一种复合传感器结构，并给出后续与ic封装的结构。利用一片晶圆形成复合传感器的结构，并在复合传感器的电信号引脚处形成深孔，在深孔侧壁上沉积绝缘层，导电材料填充深孔。再利用一片晶圆形成盖帽，键合后形成复合传感器结构。然后减薄加工复合传感器结构的晶圆，暴露深孔，将器件电信号引到器件底部，实现复合传感器结构。

该文献中通过两片晶圆，通过键合，实现了复合传感器结构，但属于后tsv工艺，即完成器件所有加工后才进行tsv加工，工艺灵活性差。此外，tsv加工形成导电通孔，如文献3的分析所述，也会影响器件性能或者进一步增加制造难度和生产成本。

5、公开号为us20160297673a1的美国专利申请

见图6所示，该专利申请利用三片晶圆，实现了一种复合传感器的垂直集成，其中中间的晶圆用于加工惯性传感器及其导电互联层，下面晶圆形成压力传感器敏感膜，并和上面晶圆层一起形成惯性传感器的密封空腔，在上面晶圆通过tsv技术加工通孔，在通孔侧壁沉积绝缘层，再用导电材料填充，引出复合传感器的电信号。

该文献中，利用三片晶圆，实现了压力传感器和惯性传感器的垂直集成的复合传感器结构，减小了复合传感器器件的面积。但该专利需要采用3片晶圆加工，增加加工成本。通过tsv技术形成电连接通道，如文献3的分析所述，也会影响器件性能或者进一步增加器件制造难度及成本。

技术实现要素：

本发明解决的技术问题之一在于提供一种适合表面贴装工艺的压阻式复合传感器；解决上述现有技术存在的缺陷。

本发明解决的技术问题之二在于提供一种适合表面贴装工艺的压阻式复合传感器的制造方法；形成的复合传感器可以是平面集成，也可以垂直集成；方便后续进行倒装焊形式的封装，可以避免残余应力对复合传感器器件性能的影响或者由于填充导电材料耗时而增加加工成本；工艺加工顺序更加灵活，方便加工；电连接可靠性高，成本低。

本发明解决上述技术问题之一的技术方案是：

所述的平面集成结构中，

制作传感器的晶圆包括衬底半导体材料、晶圆内的绝缘层、顶层半导体材料及在衬底半导体材料内与晶圆内的绝缘层界面位置设有至少至少两个相互独立的空腔；

顶层半导体材料和衬底半导体材料为反相掺杂，即顶层半导体材料为n型掺杂时，则衬底半导体材料为p型掺杂；顶层半导体材料为p型掺杂时，则衬底半导体材料为n型掺杂；

衬底半导体材料上设有电隔离沟槽；顶层半导体材料和衬底半导体材料外表设有绝缘层；被电隔离沟槽包围的衬底半导体材料表面的绝缘层上形成有电接触孔，电接触孔内重掺杂；沉积金属，形成金属引脚；

在顶层半导体材料上形成有复合传感器的至少一个压力传感器的压阻条和至少一个加速度传感器的压阻条、电学引线区及电学连接孔；

电学引线区和所述压阻条部分重合，也与对应的电隔离沟槽包围的衬底半导体材料部分重合；

所述的电连接孔通过绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；并且位置在电学引线区和对应的电隔离沟槽包围的衬底半导体材料部分的重合区域内；在电学连接孔内沉积导电层，并形成电连接通道；各电连接通道之间相互绝缘；

在晶圆用于形成加速度传感器的对应空腔上方通过顶层半导体材料表面的绝缘层、顶层半导体材料及晶圆内的绝缘层，设有释放槽，形成复合传感器加速度传感器的可动结构，保护盖板通过不导电键合材料键合在所述晶圆顶层半导体材料的表面，形成密封空腔；所述保护盖板在键合界面处设有空腔，空腔位置和加速度传感器可动结构相对应；或者，

在顶层半导体材料表面的绝缘层形成导电键合材料密封键合区，保护盖板键合界面处形成另一导电键合材料密封键合区，保护盖板上形成导电键合材料密封键合区与晶圆上表面形成的导电键合材料密封键合区对应，两者进行键合，形成密封空腔；所述保护盖板在键合界面处设有空腔，空腔位置和加速度传感器可动结构相对应；

所述的垂直集成结构中，利用两片晶圆，一片用于形成至少一个压阻式压力传感器，一片用于形成至少一个压阻式加速度传感器，然后键合两片晶圆，形成压阻式复合传感器垂直集成结构；所述每片晶圆都包括衬底半导体材料、晶圆内的绝缘层、顶层半导体材料及在衬底半导体材料内与晶圆内的绝缘层界面位置设有至少一个空腔；

顶层半导体材料和衬底半导体材料为反相掺杂，即顶层半导体材料为n型掺杂时，则衬底半导体材料为p型掺杂；顶层半导体材料为p型掺杂时，则衬底半导体材料为n型掺杂；

在所述形成压力传感器的晶圆衬底半导体材料上设有电隔离沟槽；顶层半导体材料和衬底半导体材料外表设有绝缘层；被电隔离沟槽包围的衬底半导体材料表面的绝缘层上形成有电接触孔，电接触孔内重掺杂；沉积金属，并形成金属引脚；

在顶层半导体材料上形成有压力传感器的压阻条、电学引线区及电学连接孔；

电学引线区和压力传感器的压阻条部分重合，也与对应的电隔离沟槽包围的衬底半导体材料部分重合；

所述的电连接孔通过绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；并且位置在所述电学引线区和对应的电隔离沟槽包围的衬底半导体材料部分的重合区域内；在电学连接孔内沉积导电层，并形成电连接通道；各电连接通道之间相互绝缘；

在晶圆衬底半导体材料表面设有空腔，空腔位置和所述的形成加速度传感器晶圆中的空腔位置对应，且面积大于形成加速度传感器晶圆中的空腔；

在所述形成加速度传感器晶圆衬底半导体材料中设有电隔离沟槽；顶层半导体材料和衬底半导体材料外表设有绝缘层；被电隔离沟槽包围的衬底半导体材料表面绝缘层上形成有电接触孔，电接触孔内重掺杂；沉积金属，并形成金属引脚；

在晶圆顶层半导体材料上形成有加速度传感器的压阻条、电学引线区、电学转接区及电学连接孔；电学转接区的数量和所述形成压力传感器晶圆衬底半导体材料上的金属引脚数量相同；电学转接区位置与所述形成压力传感器晶圆衬底半导体材料上形成的金属引脚对应；各个电学转接区之间、电学转接区和电学引线区之间相互绝缘；

电学引线区和所述加速度传感器压阻条部分重合，也与对应的电隔离沟槽包围的衬底半导体材料部分重合；电学转接区与对应的电隔离沟槽包围的衬底半导体材料部分重合；

所述的电连接孔通过绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；并且位置在电学引线区、电学转接区和对应的电隔离沟槽包围的衬底半导体材料部分的重合区域内；在电学连接孔内沉积导电层，并形成电连接通道；各电连接通道之间相互绝缘；

在晶圆顶层半导体材料表面与所述形成压力传感器晶圆衬底半导体材料上形成的金属引脚对应的电学转接区内的电连接通道上方设有导电层，并形成导电键合区；导电键合区之间、导电键合区与其它电连接通道之间相互绝缘；

在晶圆空腔上方通过绝缘层、顶层半导体材料及晶圆内的绝缘层，设有释放槽，以形成加速度传感器的可动结构；在形成压力传感器晶圆衬底半导体材料表面形成不导电键合材料密封键合区；将形成压力传感器晶圆衬底半导体材料上的金属引脚与所述形成加速度传感器晶圆顶层半导体材料表面的所述导电键合区对准，键合，形成密封空腔；并形成压阻式复合传感器的垂直集成结构或者，

在形成压力传感器晶圆衬底半导体材料表面形成金属引脚的同时，形成有导电键合材料密封键合区；导电键合材料密封键合区和金属引脚之间相互绝缘；

在形成加速度传感器晶圆顶层半导体材料上形成电学连接孔时，同时形成沉积沟槽；沉积导电层，填充沉积沟槽和电学连接孔；并形成电连接通道和晶圆表面的导电键合材料密封键合区；晶圆表面形成的导电键合材料密封键合区和形成的电连接通道之间相互绝缘；

晶圆表面的导电键合材料密封键合区位置与形成压力传感器晶圆衬底半导体材料表面形成的导电键合材料密封键合区对应；在所述晶圆表面的导电键合材料密封键合区上方设有导电键合材料，并形成密封键合区，在所述形成压力传感器晶圆衬底半导体材料上形成的金属引脚对应的电学转接区内的电连接通道上方设有导电键合材料，并形成导电键合区，导电键合区和密封键合区之间相互绝缘；

将形成压力传感器晶圆衬底半导体材料上的金属引脚与形成加速度传感器晶圆顶层半导体材料表面的导电键合区、形成压力传感器晶圆衬底半导体材料底部的导电键合材料密封键合区和形成加速度传感器晶圆顶层半导体材料表面的密封键合区对准，键合，形成密封空腔。并形成压阻式复合传感器的垂直集成结构

所述的传感器可基于预制空腔绝缘衬底上的硅(cavity-soi)晶圆制作。

所述的电隔离沟槽的形状可以为圆形环、长方形环、正方形环等任意环形形状；电隔离沟槽内可以全部填充、部分填充或者完全不填充绝缘层。

所述的电学连接孔的形状为圆形、方形等任何柱体形状。

本发明解决上述技术问题之二的技术方案是：

所述的方法包括平面集成或垂直集成方式；

所述平面集成方式包括以下步骤：

s1、在晶圆的衬底半导体材料上形成电隔离沟槽，具体包括(a)：在晶圆的衬底半导体材料上生长一层硬掩膜层；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底半导体材料，暴露出晶圆内的部分绝缘层，形成电隔离沟槽；所述晶圆包括衬底半导体材料、晶圆内的绝缘层、顶层半导体材料及在衬底半导体材料内与晶圆内的绝缘层界面位置设有至少两个相互独立的空腔；

s2、去除s1中衬底半导体材料表面的硬掩膜层，并在晶圆表面重新形成绝缘层、填堵电隔离沟槽；

s3、在顶层半导体材料上形成复合传感器的至少一个压力传感器的压阻条和至少一个加速度传感器的压阻条：在顶层半导体材料上方的绝缘层图形化、轻掺杂、形成复合传感器的至少一个压力传感器得压阻条和至少一个加速度传感器的压阻条；所述压阻条的掺杂方式和顶层半导体材料掺杂方式相反；

s4、在顶层半导体材料重掺杂、形成电学引线区：在顶层半导体材料上方的绝缘层图形化、重掺杂，形成压力传感器的电学引线区和加速度传感器的电学引线区；压力传感器的电学引线区和压力传感器的压阻条部分重合，也与对应的电隔离沟槽包围的衬底半导体材料部分重合；加速度传感器的电学引线区和加速度传感器的压阻条部分重合，也与对应的电隔离沟槽包围的衬底半导体材料部分重合；压力传感器的电学引线区和加速度传感器的电学引线区相互绝缘；电学引线区的掺杂方式与顶层半导体材料的掺杂方式相反；

s5、形成电学连接孔：在顶层半导体材料上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；电学连接孔的位置在电学引线区和对应的电隔离沟槽包围的衬底半导体材料部分的重合区域内；

s6、形成电连接通道：形成电学连接孔后，沉积导电层，填充电学连接孔；图形化、刻蚀，去除部分或全部晶圆表面的导电层，形成电学引线区与电隔离沟槽包围的衬底半导体材料之间的电连接通道，并确保各个电连接通道电绝缘；导电层材料为掺杂方式与顶层半导体材料掺杂相反的半导体导电材料；

s7、形成电接触孔，在晶圆被电隔离沟槽包围的衬底半导体材料下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔；

s8、形成从顶层半导体材料电学引线区到衬底半导体材料底部的电通道及金属引脚，在衬底半导体材料上的电接触孔内重掺杂，高温退火、活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层半导体材料电学引线区到衬底半导体材料底部的电通道及金属引脚；电接触孔内的掺杂方式与衬底半导体材料掺杂方式相同；

当键合材料为不导电键合材料，执行步骤s9-s10；当键合材料为导电键合材料时，则由s8后，执行s10-1到s10-3

s9、释放复合传感器中加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆中形成加速度传感器所对应的空腔上方晶圆表面的绝缘层、顶层半导体材料、晶圆内的绝缘层，形成释放槽，释放复合传感器中加速度传感器的可动结构；

s10、键合保护盖板：所述保护盖板在键合界面处设有空腔，空腔位置和所述形成的复合传感器中的加速度传感器可动结构相对应；在保护盖板键合界面上形成不导电键合材料，图形化、刻蚀，去除部分不导电键合材料，形成不导电键合材料密封键合区；键合，形成密封空腔；

s10-1、在晶圆顶层半导体材料表面形成导电键合材料密封键合区：晶圆顶层半导体材料表面形成一层导电键合材料，图形化、刻蚀，去除部分导电键合材料，形成导电键合材料密封键合区；导电键合材料密封键合区和各个电连接通道之间相互绝缘；

s10-2、释放复合传感器中加速度传感器的的可动结构：图形化、刻蚀，刻穿晶圆中形成加速度传感器所对应空腔上方晶圆表面的绝缘层、顶层半导体材料、晶圆内的绝缘层，形成释放槽，释放复合传感器的可动结构；

s10-3、键合保护盖板：所述保护盖板在键合界面处设有空腔，空腔位置和所述形成的复合传感器中的加速度传感器可动结构相对应；在保护盖板键合界面上形成导电键合材料，图形化、刻蚀，去除部分导电键合材料，形成保护盖板上的导电键合材料密封键合区，并与晶圆上表面形成的导电键合材料密封键合区对应，然后进行键合，形成密封空腔；

所述垂直集成方式包括：利用两片晶圆，一片用于形成至少一个压阻式压力传感器，一片用于形成至少一个压阻式加速度传感器的制作，然后键合两片晶圆；所述每片晶圆都包括衬底半导体材料、晶圆内的绝缘层、顶层半导体材料及在衬底半导体材料内与晶圆内的绝缘层界面位置设有至少一个空腔；

顶层半导体材料和衬底半导体材料为反相掺杂，即顶层半导体材料为n型掺杂时，则衬底半导体材料为p型掺杂；顶层半导体材料为p型掺杂时，则衬底半导体材料为n型掺杂；

其压力传感器的制作步骤如下：

a1、在形成压力传感器晶圆衬底半导体材料形成电隔离沟槽，具体包括(a)：在晶圆的衬底半导体材料上生长一层硬掩膜层；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底半导体材料，暴露出晶圆中的部分绝缘层，形成电隔离沟槽；

a2、去除s1中衬底硅表面的硬掩膜层，并在晶圆表面重新形成绝缘层、填堵电隔离沟槽；

a3、在顶层半导体材料上形成压力传感器的压阻条：在顶层半导体材料上方的绝缘层图形化、轻掺杂、形成压力传感器的压阻条；压阻条的掺杂方式和顶层半导体材料掺杂方式相反；

a4、顶层半导体材料重掺杂，形成电学引线区：在顶层半导体材料上方的绝缘层图形化、重掺杂，形成电学引线区；电学引线区和压力传感器的压阻条部分重合，也与对应的电隔离沟槽包围的衬底半导体材料部分重合；电学引线区的掺杂方式与顶层半导体材料的掺杂方式相反；

a5、形成电学连接孔：在顶层半导体材料上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；电学连接孔的位置在电学引线区和对应的电隔离沟槽包围的衬底半导体材料部分的重合区域内；

a6、形成电连接通道：形成电学连接孔后，沉积导电层，填充电学连接孔；图形化、刻蚀，去除部分或全部晶圆表面的导电层，形成电学引线区与对应的电隔离沟槽包围的衬底半导体材料之间的电连接通道，并确保各个电连接通道电绝缘；导电层材料为掺杂方式与顶层半导体材料掺杂相反的半导体导电材料；

a7、形成电接触孔，在晶圆被电隔离沟槽包围的衬底半导体材料下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔；

a8、形成从顶层半导体材料电学引线区到衬底半导体材料底部的电通道及金属引脚，在衬底半导体材料上的电接触孔内重掺杂，高温退火、活化，然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层半导体材料电学引线区到衬底半导体材料底部的电通道及金属引脚；电接触孔内的掺杂方式与衬底半导体材料掺杂方式相同；

a9、在衬底半导体材料上形成空腔：图形化、刻蚀，刻穿衬底半导体材料上的绝缘层、并刻蚀部分衬底半导体材料，形成空腔；空腔位置和所述的形成加速度传感器晶圆中的空腔位置对应，且面积大于形成加速度传感器晶圆中的空腔；

所述垂直集成方式中其加速度传感器的制作及键合步骤如下：

b1、在形成加速度传感器晶圆衬底半导体材料上形成电隔离沟槽，具体包括(a)：在晶圆的衬底半导体材料上生长一层硬掩膜层；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底半导体材料，暴露出晶圆内的部分绝缘层，形成电隔离沟槽；

b2、去除b1中衬底半导体材料表面的硬掩膜层，并在晶圆表面重新形成绝缘层、填堵电隔离沟槽；

b3、在顶层半导体材料上形成加速度传感器的压阻条：在顶层半导体材料上方的绝缘层图形化、轻掺杂、形成加速度传感器的压阻条；所述压阻条的掺杂方式和顶层半导体材料掺杂方式相反；

b4、顶层半导体材料重掺杂、形成电学引线区和电学转接区：在顶层半导体材料上方的绝缘层图形化、重掺杂，形成电学引线区和电学转接区；电学引线区和加速度传感器的压阻条部分重合，也与对应的电隔离沟槽包围的衬底半导体材料部分重合；电学转接区的数量和所述形成压力传感器晶圆衬底半导体材料上的金属引脚数量相同；电学转接区位置与形成压力传感器晶圆衬底半导体材料上的金属引脚对应，并与对应的电隔离沟槽包围的衬底半导体材料部分重合；电学引线区和电学转接区的掺杂方式与顶层半导体材料的掺杂方式相反；各个电学转接区之间、电学转接区和电学引线区之间相互绝缘；

b5、形成电学连接孔：在顶层半导体材料上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料，形成电学连接孔；电学连接孔的位置在电学引线区、电学转接区和对应的电隔离沟槽包围的衬底半导体材料部分的重合区域内；电学转接区内的电学连接孔与形成压力传感器晶圆衬底半导体材料上的金属引脚对应；

b6、形成电连接通道，形成电学连接孔后，沉积导电层，填充电学连接孔；图形化、刻蚀，去除部分或全部晶圆表面的导电层，形成电学引线区、电学转接区与对应的电隔离沟槽包围的衬底半导体材料之间的电连接通道，并确保各个电连接通道电绝缘；导电层材料为掺杂方式与顶层半导体材料掺杂相反的半导体导电材料；

b7、形成电接触孔，在晶圆被电隔离沟槽包围的衬底半导体材料下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔；

b8、形成从顶层半导体材料电学引线区、电学转接区到衬底半导体材料底部的电通道及金属引脚，在衬底半导体材料上的电接触孔内重掺杂，高温退火、活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层半导体材料电学引线区、电学转接区到衬底半导体材料底部的电通道及金属引脚；电接触孔内的掺杂方式与衬底半导体材料掺杂方式相同；

b9、形成晶圆顶层半导体材料表面的导电键合区：在晶圆上表面沉积导电层，图形化、刻蚀部分导电层，保留与形成压力传感器晶圆衬底半导体材料上的金属引脚对应的电连接通道上方的部分导电层，形成晶圆顶层半导体材料表面的导电键合区，并保证电连接通道上方的部分导电层之间、电连接通道上方的部分导电层与电学引线区对应的电连接通道之间相互绝缘；

b10、释放加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆中空腔上方晶圆表面的绝缘层、顶层半导体材料、晶圆内的绝缘层，形成释放槽，释放加速度传感器的可动结构；

b11、将分别加工好压力传感器和加速度传感器的两片晶圆进行键合：键合时在形成压力传感器的晶圆衬底半导体材料表面形成不导电键合材料，图形化、刻蚀，去除部分不导电键合材料，形成不导电键合材料密封键合区；将形成压力传感器晶圆衬底半导体材料上的金属引脚与形成加速度传感器晶圆顶层半导体材料表面的导电键合区对应，键合，形成密封空腔；并形成复合传感器垂直集成结构；

所述垂直集成方式中，采用导电键合材料键合时，压力传感器的制作步骤为：

前述步骤a1-a7；

a8-2、形成从晶圆顶层半导体材料电学引线区到衬底半导体材料底部的电通道、金属引脚、形成压力传感器晶圆衬底半导体材料上的导电键合材料密封键合区：在衬底半导体材料上的电接触孔内重掺杂，高温退火，活化；然后沉积导电键合材料，并图形化、刻蚀部分导电键合材料，形成从顶层半导体材料电学引线区到衬底半导体材料底部的电通道、金属引脚、形成压力传感器晶圆衬底半导体材料上的导电键合材料密封键合区；导电键合材料密封键合区和各个金属引脚之间相互绝缘；电接触孔内的掺杂方式与衬底半导体材料掺杂方式相同；

及步骤a9；

采用导电键合材料键合时，加速度传感器的制作及键合步骤为：

前述步骤b1-b4；及，

b5-2、形成电学连接孔及沉积沟槽：在顶层半导体材料上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料，形成电学连接孔及沉积沟槽；电学连接孔的位置在电学引线区、电学连接区和对应的电隔离沟槽包围的衬底半导体材料部分的重合区域内；电学连接区内的电学连接孔与形成压力传感器晶圆衬底半导体材料上的金属引脚对应；沉积沟槽的位置与a8-2步骤中形成压力传感器晶圆衬底半导体材料表面形成的导电键合材料密封键合区对应；沉积沟槽的大小和形状与电学连接孔一致，以保证后续形成电连接通道和导电键合材料密封键合区的高度一致，便于后续形成导电键合区和密封键合区的高度一致，便于后续一次键合。

b6-2、形成电连接通道及晶圆表面的导电键合材料密封键合区：形成电学连接孔和沉积沟槽后，沉积导电层，填充电学连接孔及沉积沟槽；图形化、刻蚀，去除部分或全部晶圆表面的导电层，形成电学引线区、电学转接区与对应的电隔离沟槽包围的衬底半导体材料之间的电连接通道及在沉积沟槽位置的晶圆表面的导电键合材料密封键合区，确保各个电连接通道之间及晶圆表面的导电键合材料密封键合区与各个电连接通道之间相互电绝缘；导电层材料为掺杂方式与顶层半导体材料掺杂相反的半导体导电材料；

b7-2、形成电接触孔，在晶圆被电隔离沟槽包围的衬底半导体材料下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔；

b8-2、形成从顶层半导体材料电学引线区、电学转接区到衬底半导体材料底部的电通道及金属引脚：在衬底半导体材料上的电接触孔内重掺杂，高温退火、活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层半导体材料电学引线区、电学转接区到衬底半导体材料底部的电通道及金属引脚；电接触孔内的掺杂方式与衬底半导体材料掺杂方式相同；

b9-2、形成晶圆顶层半导体材料表面的密封键合区、导电键合区：在晶圆上表面形成导电键合材料层，图形化、刻蚀部分导电键合材料层，保留与形成压力传感器晶圆衬底半导体材料上的金属引脚对应的电学连接区内的电连接通道上方及晶圆上表面的导电键合材料密封键合区上方的部分导电键合材料层，并保证电学转接区内的电连接通道上方的部分导电键合材料层之间、晶圆上表面的导电键合材料密封键合区上方的部分导电键合材料层与电学转接区内的电连接通道上方的部分导电键合材料层之间相互绝缘，形成晶圆顶层半导体材料表面的导电键合区、密封键合区；

b10-2、释放加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆中空腔上方晶圆表面的绝缘层、顶层半导体材料、晶圆内的绝缘层，形成释放槽，释放加速度传感器的可动结构；

b11-2、将分别加工好压力传感器的晶圆和加工好加速度传感器的两片晶圆进行键合：将形成压力传感器晶圆衬底半导体材料上的的金属引脚与形成加速度传感器晶圆顶层半导体材料表面的导电键合区、形成压力传感器晶圆衬底半导体材料表面形成的导电键合材料密封键合区和形成加速度传感器晶圆顶层半导体材料表面形成的密封键合区对准，键合，形成密封空腔，并形成复合传感器垂直集成结构。

所述的s1、a1、b1中，硬掩膜层为氧化硅材料、氮化硅等半导体加工中常用的硬掩膜层材料，生长方法可以采用化学气相沉积、外延生长等半导体加工中常用的工艺。

所述的s2、a2、b2中，绝缘层可以完全不填充电隔离沟槽，也可以部分填充电隔离沟槽，也可以完全填充电隔离沟槽；

所述的s2、a2、b2中，生长绝缘层的材料可以是由四乙氧基硅烷反应生成的化学气相沉积的氧化硅材料，也可以是其它常用半导体加工工艺生长的绝缘层。

所述的s3、a3、b3中，轻掺杂的方式可以采用离子注入、热扩散方式等半导体常用的加工方式。

所述的s5、s7、s8、s9、s10-1、s10-2、a5、a7、a8、a8-2、a9、b5、b5-2、b7、b7-2、b8、b8-2、b9、b9-2、b10、b10-2中，刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀。

所述的s6、a6、b6、b6-2中，电连接通道具有导电性，一种典型的材料是低压化学汽相淀积或者外延生长的掺杂多晶硅。

所述的s8、a8中，金属材料为铝(al)或者铝硅(al:si)等半导体加工中常用的金属引脚材料。

所述的s10、b11中，键合可以采用笨并环丁烯(bcb)键合技术，不导电键合材料采用笨并环丁烯(bcb)；键合时控制不同的真空度，调节复合传感器中加速度传感器的动态性能。

s10-3、b11-2中，键合可以采用金-金热压键合或者铝-锗共晶键合，导电键合材料可以采用金、铝、锗等半导体键合中常用的导电键合材料；键合时控制不同的真空度，调节复合传感器中加速度传感器的动态性能。

本发明利用所述晶圆结构，实现一种便于3d封装的压阻式复合传感器结构及其相应的制造方法。本发明利用最多两片晶圆，实现了至少一个压力传感器和至少一个加速度传感器集成的压阻式复合传感器，形成的复合传感器可以是平面集成，也可以垂直集成。对于平面集成结构，通过在晶圆顶层半导体材料中形成的pn结的单向导电性和衬底半导体材料中形成的电隔离沟槽包围的衬底硅部分，实现相互绝缘的电通道，将复合传感器至少一个压力传感器和至少一个加速度传感器的电信号引到器件底部，方便后续进行倒装焊形式的封装，对于垂直集成结构，压力传感器通过在压力传感器晶圆形成pn结和衬底半导体材料中形成的电隔离沟槽包围的衬底硅部分，将至少一个压力传感器的电信号引到压力传感器晶圆底部，再通过加速度传感器晶圆表面形成的电学转接区内的电通道将压力传感器的电信号引到整个复合传感器底部。加速度传感器的电信号通过相应的电通道直接引到整个复合传感器底部。本发明在加工复合传感器结构时，通过掺杂形成的电学引线区将传感器的电信号引出，没有使用金属引线，通过贯穿衬底硅的电隔离沟槽包围的衬底硅部分及相应的pn结形成电通道，工艺简单，避免在通孔中填充导电材料，从而避免残余应力对功能器件性能的影响或者由于填充导电材料耗时而增加加工成本，加工复合传感器的工艺先后顺序灵活。采用的工艺与传统cmos工艺完全兼容，降低设备投入及加工成本。由于顶层半导体材料用于形成mems传感器的结构，因而一般很薄，在顶层硅中形成pn结沉积导电层时，用半导体导电材料填充容易，填充质量高，保证电连接的可靠性，而且用时短，降低加工难度和成本。

附图说明

下面结合附图对本发明进一步说明：

图1为现有技术结构图之一；

图2为现有技术结构图之二；

图3为现有技术结构图之三；

图4为现有技术结构图之四；

图5为现有技术结构图之五；

图6为现有技术结构图之六；

图7本发明平面集成结构形成复合传感器的cavity-soi晶圆结构示意图；

图8本发明第一种实施例生长硬掩膜层后结构横截面示意图；

图9本发明第一种实施例形成电隔离沟槽后结构示意图；

图10本发明第一种实施例绝缘层填堵电隔离沟槽后横截面意图；

图11本发明第一种实施例形成压阻条后结构示意图；

图12本发明第一种实施例形成电学引线区后结构示意图；

图13本发明第一种实施例形成电学连接孔结构示意图；

图14本发明第一种实施例形成电连接通道后结构示意图；

图15本发明第一种实施例形成电接触孔后结构示意图；

图16本发明第一种实施例形成电通道及金属引脚结构示意图；

图17本发明第一种实施例形成释放槽后结构示意图；

图18本发明第一种实施例键合保护盖板后结构横截面示意图；

图19本发明第二种实施例形成导电键合材料密封键合区后结构横截面示意图；

图20本发明第二种实施例形成释放槽后结构横截面示意图；

图21本发明第二种实施例键合保护盖板后结构横截面示意图；

图22本发明垂直集成结构形成压力传感器的cavity-soi晶圆结构横截面示意图；

图23本发明第三种实施例形成压力传感器工艺步骤中生长硬掩膜层后结构横截面示意图；

图24本发明第三种实施例形成压力传感器工艺步骤中形成电隔离沟槽后结构示意图；

图25本发明第三种实施例形成压力传感器工艺步骤中绝缘层填堵电隔离沟槽后结构横截面示意图；

图26本发明第三种实施例形成压力传感器工艺步骤中形成压力传感器压阻条后结构示意图；

图27本发明第三种实施例形成压力传感器工艺步骤中形成电学引线区后结构示意图；

图28本发明第三种实施例形成压力传感器工艺步骤中形成电学连接孔后结构示意图；

图29本发明第三种实施例形成压力传感器工艺步骤中形成电连接通道后结构示意图；

图30本发明第三种实施例形成压力传感器工艺步骤中形成电接触孔后结构示意图；

图31本发明第三种实施例形成压力传感器工艺步骤中形成电通道及金属引脚后结构示意图；

图32本发明第三种实施例形成压力传感器工艺步骤中形成限位空腔后结构示意图；

图33本发明垂直集成结构形成加速度传感器的cavity-soi晶圆结构横截面示意图；

图34本发明第三种实施例形成形成加速度传感器工艺步骤中生长硬掩膜层后结构横截面示意图；

图35本发明第三种实施例形成形成加速度传感器工艺步骤中形成电隔离沟槽后结构示意图；

图36本发明第三种实施例形成形成加速度传感器工艺步骤中绝缘层填堵电隔离沟槽后结构横截面示意图；

图37本发明第三种实施例形成形成加速度传感器工艺步骤中形成加速度传感器压阻条后结构示意图；

图38本发明第三种实施例形成形成加速度传感器工艺步骤中形成电学引线区、电学转接区后结构示意图；

图39本发明第三种实施例形成形成加速度传感器工艺步骤中形成电学连接孔后结构示意图；

图40本发明第三种实施例形成形成加速度传感器工艺步骤中形成电连接通道后结构示意图；

图41本发明第三种实施例形成形成加速度传感器工艺步骤中形成电接触孔后结构示意图；

图42本发明第三种实施例形成形成加速度传感器工艺步骤中形成电通道及金属引脚后结构示意图；

图43本发明第三种实施例形成形成加速度传感器工艺步骤中形成导电键合区后结构示意图；

图44本发明第三种实施例形成形成加速度传感器工艺步骤中形成释放槽后结构示意图；

图45本发明第三种实施例形成垂直集成结构的横截面示意图；

图46本发明第四种实施例在形成压力传感器晶圆衬底半导体材料上形成金属引脚及导电键合材料密封键合区后结构示意图；

图47本发明第四种实施例在形成加速度传感器晶圆顶层半导体材料上形成电连接孔和沉积沟槽后结构示意图；

图48本发明第四种实施例形成电连接通道和导电键合材料密封键合区后结构示意图；

图49本发明第四种实施例形成电接触孔后结构示意图；

图50本发明第四种实施例形成电连接通道及金属引脚后结构示意图；

图51本发明第四种实施例形成键合区后结构示意图；

图52本发明第四种实施例释放加速度传感器可动结构后结构示意图；

图53本发明第四种实施例键合两片晶圆形成垂直集成结构横截面示意图；

图54本发明平面集成结构的复合传感器电通道原理示意图；

图55本发明垂直集成结构的复合传感器电通道原理示意图。

具体实施方式

本发明实施例基于预置空腔绝缘衬底上的硅(cayity-soi)晶圆，第一、第二实施例中晶圆结构如图7所示。晶圆包括衬底硅200、绝缘层300(二氧化硅)、第一预制空腔400、第二预置空腔500、以及顶层硅600。顶层硅600和衬底硅200的掺杂浓度以及晶向可以根据实际需要自由选择，但顶层硅600和衬底硅200的掺杂方式必须相反。这里只列出一种典型应用：顶层硅600和衬底硅200都采用(100)晶向、顶层硅600为n型掺杂，衬底硅200为p型掺杂(当然也可以是顶层硅600为p型掺杂，衬底硅200为n型掺杂)。第一预制空腔400和第二预制空腔500在衬底硅中的位置、深度、大小以及顶层硅600、衬底硅200的厚度可以根据具体设计决定，第一预制空腔400和第二预制空腔500的大小、深度可以相同，也可以不同，本实施例只是示意性画出。本发明实施例的晶圆结构示意性的给出了两个相互独立的空腔，也可以根据需要，设置多个相互独立的空腔，用于形成多个压力传感器和多个加速度传感器。本发明的基本步骤如下：

s1、在衬底硅200上形成电隔离沟槽：包括(a)：在晶圆的衬底硅200上生长一层硬掩膜层，例如氧化硅材料，生长方法可以采用化学气相沉积、外延生长等半导体加工中常用的工艺，如图8；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底硅，暴露出晶圆中的部分绝缘层，形成电隔离沟槽，电隔离沟槽的形状图中示意为圆形环，也可以是任何形状的环，例如长方形环、正方形环等，完成后结构示意图如图9。

s2、去除晶圆衬底上的硬掩膜层，在晶圆表面形成一层绝缘层，填堵电隔离沟槽。绝缘层可以完全不填充电隔离沟槽，也可以部分填充电隔离沟槽，也可以完全填充电隔离沟槽。生长绝缘层的材料可以是化学气相沉积的氧化硅材料(由四乙氧基硅烷(teos)反应生成)，也可以使用其它常用的半导体加工工艺生长绝缘层，生长结束后，结构横截面示意图如图10所示。图中示意性的表示为绝缘层部分填充电隔离沟槽。

s3、在顶层硅600上形成复合传感器中压力传感器的压阻条和加速度传感器的压阻条：在顶层硅600上的绝缘层图形化、p型轻掺杂(如果顶层硅为p型，此处轻掺杂为n型轻掺杂)，形成压力传感器的压阻条和加速度传感器的压阻条，压阻条形状可以根据具体设计及应用选用不同的形状，这里示意性画出。轻掺杂的方式可以采用离子注入、热扩散方式等半导体器件常用的加工方法，压阻条布置位置可以根据具体设计确定，图中只是示意性画出，形成压阻条后，结构示意图如图11。

s4、p型重掺杂(当顶层硅600为p型时，此处为n型重掺杂)，形成电学引线区：在顶层硅600上的绝缘层图形化、掺杂，形成压力传感器的电学引线区和加速度传感器的电学引线区。压力传感器的电学引线区和压力传感器的压阻条部分重合，加速度传感器的电学引线区和加速度传感器的压阻条部分重合，也要和对应的电隔离沟槽包围的衬底硅200部分重合，压力传感器的电学引线区和加速度传感器的电学引线区之间相互绝缘。形成的电学引线区的形状可以根据设计具体决定，图中只是示意性的表示一种电学引线区的形状，完成后结构示意图如图12。

s5、形成电学连接孔：在顶层硅600上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层硅600、及晶圆内的绝缘层300，暴露出部分衬底硅200，形成电学连接孔。刻蚀的方法可以采用半导体加工常用的湿法腐蚀或者干法腐蚀，例如反应离子刻蚀(rie)。电学连接孔的位置在电学引线区和对应的电隔离沟槽包围的衬底硅部分重合区域内，电学连接孔的形状图中示意性的表示为圆形，也可以是方形等任何柱体形状。形成电学连接孔后，结构示意图如图13。

s6、形成电连接通道：形成电学连接孔后，沉积导电层，填充电学连接孔；图形化、刻蚀，去除部分晶圆表面的导电层，形成电学引线区与对应的电隔离沟槽包围的衬底硅200之间的电连接通道，并保证各个电连接通道电绝缘。导电层材料为p型(当顶层硅是p型时，此处采用n型掺杂的半导体导电材料)掺杂的半导体导电材料。当然也可以完全去除晶圆表面的导电层，图中及后续工艺中只是示意性的表示为去除了晶圆表面部分导电层。电连接层具有导电性，一种典型的材料是低压化学汽相淀积(lpcvd)或者外延(epitaxial)生长的p型掺杂(当顶层硅为p型，这里就应该是n型掺杂)(in-situdoping)多晶硅。形成电连接通道后结构示意图如图14。

s7、形成电接触孔：在晶圆衬底硅200下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔，刻蚀的方法可以采用半导体加工常用的任何湿法腐蚀或者干法腐蚀，例如反应离子刻蚀(rie)。形成电接触孔后，结构示意图如图15。

s8、形成从顶层硅600电学引线区到衬底硅200底部的电通道及金属引脚：在衬底硅200上的电接触孔内p型重掺杂(当衬底硅为n型掺杂，此处也应该是n型重掺杂)，高温退火、活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层硅600电学引线区到衬底硅200底部的电通道及金属引脚，典型的金属材料为铝(al)或者铝硅(al:si)等半导体加工中常用的金属引脚材料，如图16所示。

s9、释放复合传感器中加速度传感器的可动结构：图形化、刻蚀，刻穿在晶圆空腔500上方晶圆表面的绝缘层、顶层硅600、晶圆内的绝缘层300，形成释放槽，释放复合传感器中加速度传感器的可动结构，刻蚀的方法可以采用半导体加工常用的湿法腐蚀或者干法腐蚀，例如深反应离子刻蚀(drie)，图中只是示意性的画出释放槽结构，可以根据具体设计，有不同的形式的释放槽结构，形成释放槽后结构示意图如图17所示。

s10、键合保护盖板，形成密封空腔，保护加速度传感器的可动结构。所述保护盖板在键合界面处设有空腔，空腔位置和所述形成的复合传感器中的加速度传感器可动结构相对应；键合时控制不同的真空度，也可以调节加速度传感器的动态性能。键合可以采用半导体加工中常用的键合方法和键合材料，当键合材料为不导电材料(第一种实施例)，例如笨并环丁烯(bcb)材料。完成后结构示意图如图18所示。当键合材料为导电材料时(第二种实施例)，以上工艺步骤s1-s8相同，s8后的具体工艺步骤则跳转到s10-1。

正如上面所述，如果采用导电材料键合，例如采用铝锗共晶键合或者金金热压焊键合等工艺时，则以上工艺步骤s1一s8相同是一样的，后续工艺步骤如下所述。

s10-1、优选的，在晶圆上表面形成一层电绝缘层。(图中未画出)

然后再在晶圆上表面形成导电键合材料密封键合区：晶圆上表面生长一层导电键合材料，图形化、刻蚀，刻蚀部分导电键合材料，形成导电键合材料密封键合区，导电键合材料密封键合区和各个电连接通道之间相互绝缘。导电键合材料采用一般半导体键合工艺常用的导电材料，例如铝、金、锗等。形成方法可以采用半导体加工中常用的方法，例如物理气相沉积(pvd)、溅射等方法，导电键合材料密封键合区的形状和位置可以根据设计具体安排，图19只是示意性表示。

s10-2、释放加复合转感器中速度传感器的可动结构：图形化、刻蚀，刻穿晶圆空腔500上方晶圆表面的(电绝缘层、)绝缘层、顶层硅600、晶圆内的绝缘层300，形成释放槽，释放复合传感器中加速度传感器的可动结构。刻蚀的方法可以采用半导体加工常用的湿法腐蚀或者干法腐蚀，例如深反应离子刻蚀(drie)。图中只是示意性的画出释放槽结构，可以根据具体设计，有不同的形式的释放槽结构(俯视图和图17b相同)，形成释放槽后结构示意图如图20所示。

s10-3、键合保护盖板：所述保护盖板在键合界面处设有空腔，空腔位置和所述形成的复合传感器中的加速度传感器可动结构相对应；在保护盖板键合界面上形成导电键合材料层，图形化、刻蚀，去除部分导电键合材料，形成保护盖板上导电键合材料密封键合区，并与晶圆上表面形成的导电键合材料密封键合区对应，然后进行键合，形成密封空腔；完成后结构示意图如图21所示。

以上第一种实施例和第二种实施例工艺流程完成的压阻式复合传感器适合表面贴装，但形成的压力传感器和加速度传感器是平面集成，形成的压阻式复合传感器器件面积较大。为了进一步减小复合传感器器件的面积，可以利用两片cavity-soi晶圆，分别形成压力传感器和加速度传感器，然后通过键合，实现复合传感器的垂直集成，从而减小复合传感器器件面积，形成的压阻式复合传感器也适合表面贴装。

基于一片cavity-soi晶圆形成压力传感器，晶圆结构如图22所示，晶圆包括衬底硅、晶圆内的绝缘层(二氧化硅)、衬底硅内与晶圆内的绝缘层界面位置的空腔以及顶层硅。顶层硅和衬底硅的掺杂浓度以及晶向可以根据实际需要自由选择，但顶层硅和衬底硅的掺杂必须相反。这里只列出一种典型应用：顶层硅和衬底硅都采用(100)晶向、顶层硅为n型掺杂，衬底硅为p型掺杂(当然也可以是顶层硅为p型掺杂，衬底硅为n型掺杂)。晶圆的顶层硅厚度、衬底硅厚度、绝缘层厚度、以及预制空腔的大小和深度根据传感器的具体应用需求设计确定，这里只是示意性画出。晶圆中空腔的数量可以根据需要形成的压力传感器数量决定，可以有多个空腔，以形成多个压力传感器，这里只是示意性的画出一个空腔。

形成压力传感器的工艺流程如下：

a1、在衬底硅上形成电隔离沟槽：包括(a)：在晶圆的衬底硅上生长一层硬掩膜层，例如氧化硅材料，生长方法可以采用化学气相沉积、外延生长等半导体加工中常用的工艺，如图23；(b)：图形化、刻蚀，刻穿掩膜层及衬底硅，暴露出晶圆内的部分绝缘层，形成电隔离沟槽，电隔离沟槽的形状图中示意为圆形环，也可以是任何形状的环，例如长方形环、正方形环等，完成后结构示意图如图24。

a2、去除晶圆衬底上的硬掩膜层，在晶圆表面形成一层绝缘层，填堵电隔离沟槽。绝缘层可以完全不填充电隔离沟槽，也可以部分填充电隔离沟槽，也可以完全填充电隔离沟槽，生长绝缘层的材料可以是化学气相沉积的氧化硅材料(由四乙氧基硅烷(teos)反应生成)，也可以使用其它常用的半导体加工工艺生长绝缘层，生长结束后，结构横截面示意图如图25所示。图中示意性的表示为绝缘层部分填充电隔离沟槽。

a3、在顶层硅上形成压力传感器的压阻条：在顶层硅上方的绝缘层图形化、p型轻掺杂(如果顶层硅为p型，此处轻掺杂为n型轻掺杂)，形成压力传感器的压阻条，压力传感器的压阻条形状可以根据具体设计及应用选用不同的形状，本实施例示意性的用矩形压阻条表示。用轻掺杂的方式可以采用离子注入、热扩散方式等半导体加工中常用的掺杂方式，压阻条布置位置可以根据具体设计确定，图中只是示意性给出，形成压阻条后，结构示意图如图26。

a4、顶层硅p型重掺杂，形成电学引线区：在顶层硅上方的绝缘层图形化、p型重掺杂，形成电学引线区。电学引线区和压力传感器的压阻条部分重合，也需要和对应的电隔离沟槽包围的衬底硅部分重合。形成的电学引线区的形状可以根据设计具体决定，图中只是示意性的表示一种电学引线区的形状，完成后结构示意图如图27。

a5、形成电学连接孔，在顶层硅上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层硅、及晶圆内的绝缘层，暴露出部分衬底硅。刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀，例如反应离子刻蚀(rie)。电学连接孔的位置在电学引线区和对应的电隔离沟槽包围的衬底硅部分的重合区域内。电学连接孔的形状图中示意性的表示为圆形，也可以是方形等任何柱体形状。形成电学连接孔后，结构示意图如图28。

a6、形成电连接通道：形成电学连接孔后，沉积导电层，填充电学连接孔；图形化、刻蚀，去除部分晶圆表面的导电层，形成电学引线区与对应的电隔离沟槽包围的衬底硅之间的电连接通道，并保证各个电连接通道电绝缘。导电层材料为p型(当顶层硅是p型时，此处采用n型掺杂的半导体导电材料)掺杂的半导体导电材料。当然也可以完全去除晶圆表面的导电层。图29中及后续工艺中只是示意性的表示为去除了晶圆表面部分导电层。导电层具有导电性，一种典型的材料是低压化学汽相淀积(lpcvd)或者外延(epitaxial)生长的p型掺杂(当顶层硅为p型，这里就应该是n型掺杂)(in-situdoping，原位掺杂)多晶硅。

a7、形成电接触孔，在晶圆的电隔离沟槽包围的衬底硅下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔。刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀，例如反应离子刻蚀(rie)。形成电接触孔后，结构示意图如图30所示。

a8、形成从顶层硅的电学引线区到衬底硅底部的电通道及金属引脚，如图31所示，在衬底硅上的电接触孔内p型重掺杂(当衬底硅为n型掺杂，此处也应该是n型重掺杂)，高温退火、活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层硅的电学引线区到衬底硅底部的电通道及金属引脚，典型的金属材料为铝(al)或者铝硅(al:si)等半导体加工中常用的金属引脚材料。

a9、在衬底硅上形成限位空腔：图形化、刻蚀，刻穿衬底硅上的绝缘层及部分衬底硅，形成限位空腔。限位空腔用于给后续加工的加速度传感器可动结构留有活动空间，同时起到过载限位作用，图中只是示意性的给出了空腔的形状，具体空腔的大小，深度，形状，根据具体设计，可以具体确定。但限位空腔需要和后续形成加速度传感器晶圆中的空腔对应，且面积大于形成加速度传感器晶圆中的空腔。完成后结构示意图如图32所示。

a1-a9工艺步骤在一片cavity-soi晶圆上了完成了压力传感器的加工，下面另外利用一片cavity-soi晶圆完成加速度传感器的加工。

用于加工加速度传感器的晶圆结构如图33所示，晶圆包括衬底硅、晶圆内的绝缘层(二氧化硅)、衬底硅内与晶圆内的绝缘层界面位置的空腔以及顶层硅。顶层硅和衬底硅的掺杂浓度以及晶向可以根据实际需要自由选择，但顶层硅和衬底硅的掺杂必须相反。这里只列出一种典型应用：顶层硅和衬底硅都采用(100)晶向、顶层硅为n型掺杂，衬底硅为p型掺杂(当然也可以是顶层硅为p型掺杂，衬底硅为n型掺杂)。晶圆的顶层硅厚度、衬底硅厚度、绝缘层厚度、以及预制空腔的大小和深度根据传感器的具体应用需求设计确定，这里只是示意性画出。晶圆中空腔的数量可以根据需要形成的加速度传感器数量决定，可以有多个空腔，以形成多个加速度传感器，这里只是示意性的画出一个空腔。

加速度传感器的制作步骤如下：

b1、在衬底硅上形成电隔离沟槽：包括(a)：在晶圆的衬底硅上生长一层硬掩膜层，例如氧化硅材料，生长方法可以采用化学气相沉积、外延生长等半导体加工中常用的工艺，如图34；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底硅，暴露出晶圆中的部分绝缘层，形成电隔离沟槽，电隔离沟槽的形状图中示意为圆形环，也可以是任何形状的环，例如长方形环、正方形环等，完成后结构示意图如图35。

b2、去除b1衬底上的硬掩膜层，在晶圆表面形成一层绝缘层，填堵电隔离沟槽。绝缘层可以完全不填充电隔离沟槽，也可以部分填充电隔离沟槽，也可以完全填充电隔离沟槽，生长绝缘层的材料可以是化学气相沉积的氧化硅材料(由四乙氧基硅烷(teos)反应生成)，也可以使用其它常用的半导体加工工艺生长绝缘层，生长结束后，结构横截面示意图如图36所示。图中示意性的表示为绝缘层部分填充电隔离沟槽。

b3、在顶层硅上形成加速度传感器的压阻条：在顶层硅上方的绝缘层图形化、p型轻掺杂(如果顶层硅为p型，此处轻掺杂为n型轻掺杂)，形成加速度传感器的压阻条，加速度传感器的压阻条形状可以根据具体设计及应用选用不同的形状，本实施例示意性的用矩形压阻条表示。轻掺杂的方式可以采用离子注入、热扩散方式等半导体加工中常用的掺杂方式，压阻条布置位置可以根据具体设计确定，图中只是示意性给出，形成压阻条后，结构示意图如图37。

b4、顶层硅p型重掺杂、形成电学引线区、电学转接区：在顶层硅上方的绝缘层图形化、p型重掺杂(当顶层硅100为p型时，此处为n型重掺杂)，形成电学引线区、电学转接区。电学引线区和压阻条部分重合，也与对应的电隔离沟槽包围的衬底硅部分重合，电学转接区的数量和所述压力传感器晶圆衬底半导体材料上的金属引脚数量相同；电学转接区位置与形成压力传感器晶圆衬底半导体材料上的金属引脚对应，并与对应的电隔离沟槽包围的衬底半导体材料部分重合。电学引线区与电学转接区之间、各个电学转接区之间相互电绝缘。形成的电学引线区、电学转接区的形状可以根据设计具体决定，图中只是示意性的表示一种电学引线区、电学转接区的形状，完成后结构示意图如图38。

b5、形成电学连接孔：在顶层硅上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层硅、及晶圆内的绝缘层，暴露出部分衬底硅，形成电学连接孔。刻蚀的方法可以采用半导体加工常用的湿法腐蚀或者干法腐蚀，例如反应离子刻蚀(rie)。电学连接孔的位置在电学引线区、电学转接区和对应的电隔离沟槽包围的衬底硅部分重合区域内，电学转接区内的电学连接孔需要和上面加工的形成压力传感器晶圆衬底半导体材料上的金属引脚对应。电学连接孔的形状图中示意性的表示为圆形，也可以是方形等任何柱体形状。形成电学连接孔后，结构示意图如图39。

b6、形成电连接通道：形成电学连接孔后，沉积导电层，填充电学连接孔；图形化、刻蚀，去除部分晶圆表面的导电层，形成电学引线区、电学转接区与对应的电隔离沟槽包围的衬底硅之间的电连接通道，并保证各个电连接通道电绝缘。导电层材料为p型(当顶层硅是p型时，此处采用n型掺杂的半导体导电材料)掺杂的半导体导电材料。当然也可以完全去除晶圆表面的导电层，图中及后续工艺中只是示意性的表示为去除了晶圆表面部分导电层。电连接层具有导电性，一种典型的材料是低压化学汽相淀积(lpcvd)或者外延(epitaxial)生长的p型掺杂(当顶层硅为p型，这里就应该是n型掺杂)(in-situdoping，原位掺杂)多晶硅。形成电连接通道后结构示意图如图40。

b7、形成电接触孔：在晶圆的电隔离沟槽包围的衬底硅下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔，刻蚀的方法可以采用半导体加工常用的任何湿法腐蚀或者干法腐蚀，例如反应离子刻蚀(rie)。形成电接触孔后，结构示意图如图41。

b8、形成从顶层硅电学引线区、电学转接区到衬底硅底部的电通道及金属引脚：在衬底硅上的电接触孔内p型重掺杂(当衬底硅为n型掺杂，此处也应该是n型重掺杂)，高温退火、活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层硅p型重掺杂区到衬底硅底部的电通道及金属引脚，典型的金属材料为铝(al)或者铝硅(al:si)等半导体加工中常用的金属引脚材料，如图42所示。

b9、形成晶圆顶层半导体材料表面的导电键合区：在晶圆顶层半导体材料表面沉积金属层，图形化、刻蚀部分金属层，保留与形成压力传感器晶圆衬底半导体材料上的金属引脚对应的电连接通道上方的部分金属层，并保证所述电连接通道上方的部分金属层之间、所述电连接通道上方的部分金属层之间与其它电连接通道之间相互绝缘，形成晶圆顶层半导体材料表面的导电键合区。沉积的金属材料可以是铝、锗、金等材料，以便后续进行两片晶圆的键合。完成该步后结构示意图如图43。

b10、释放加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆中空腔上方晶圆上表面的绝缘层、顶层硅、晶圆内的绝缘层，形成释放槽，释放加速度传感器的可动结构。刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀，例如深反应离子刻蚀(drie)，图中只是示意性的画出释放槽结构，可以根据具体设计，有不同的形式的释放槽结构，释放后结构示意图如图44所示。

b11、将分别加工好的形成压力传感器的晶圆和形成加速度传感器的晶圆进行键合。键合时形成压力传感器晶圆衬底半导体材料上的金属引脚与形成加速度传感器晶圆顶层半导体材料表面的导电键合区对应，键合，同时形成密封空腔。键合时控制不同的真空度，也可以调节加速度传感器的动态性能。键合可以采用半导体加工中常用的键合方法和键合材料，当键合材料为不导电材料(第三种实施例)，例如bcb材料。键合时在形成压力传感器晶圆衬底硅表面形成不导电键合材料，然后图形化、刻蚀，形成不导电键合材料密封键合区，键合，形成密封空腔，并完成本发明第三实施例垂直集成结构的复合传感器，结构示意图如图45所示。

压力传感器和加速度传感器垂直集成时，采用导电键合材料键合时(第四种实施例)，如采用铝-锗共晶键合，金-金热压键合等，对于压力传感器晶圆加工步骤a1-a9，只有a8不同，其它工艺步骤完全相同，具体叙述如下：

a8-2.形成从顶层硅电学引线区到衬底硅底部的电连接通道、金属引脚、形成压力传感器晶圆衬底硅上的导电键合材料密封键合区：在衬底硅上的电接触孔内p型重掺杂(当衬底硅为n型掺杂，此处也应该是n型重掺杂)，高温退火、活化；然后沉积导电键合材料层，并图形化、刻蚀部分导电键合材料层，形成从顶层硅p电学引线区到衬底硅底部的电通道、金属引脚及形成压力传感器晶圆衬底硅上的导电键合材料密封键合区，导电键合材料密封键合区和各个金属引脚之间相互绝缘。典型的金属材料为铝(al)、铝硅(al:si)或者金、锗等，完成后结构示意图如图46。

采用导电材料键合两片晶圆，实现压力传感器和加速度传感器的垂直集成时，对于加速度传感器晶圆的加工工艺步骤b1-b4完全相同，后续不同的工艺步骤如下所述：

b5-2、形成电学连接孔及沉积沟槽：在顶层硅上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层硅、及晶圆内的绝缘层，暴露出部分衬底硅，形成电学连接孔及沉积沟槽。刻蚀的方法可以采用半导体加工常用的湿法腐蚀或者干法腐蚀，例如深反应离子刻蚀(drie)。电学连接孔的位置在电学引线区、电学转接区和对应的电隔离沟槽包围的衬底硅部分重合区域内，电学转接区内的电学连接孔需要和上面加工的形成压力传感器的晶圆衬底半导体材料上的金属引脚对应。电学连接孔的形状图中示意性的表示为圆形，也可以是方形等任何柱体形状。后续工艺步骤中需要沉积导电材料，形成电连接通道和导电键合材料密封键合区，为了保证后续键合对应的区域表面高度一致，需要在导电键合材料密封键合的区域形成沉积沟槽，以保证电连接通道的高度和导电键合材料密封键合区的高度一致，便于后续键合。沉积沟槽的位置应该与a8-2步骤中在压力传感器晶圆衬底硅表面形成的导电键合材料密封键合区对应。形成电学连接孔及沉积沟槽后，结构示意图如图47。

b6-2、形成电连接通道及晶圆表面的导电键合材料密封键合区：形成电学连接孔和沉积沟槽后，沉积导电层，填充电学连接孔及沉积沟槽；导电层材料为p型(当顶层硅是p型时，此处采用n型掺杂的半导体导电材料)掺杂的半导体导电材料；图形化、刻蚀，去除部分晶圆表面的导电层，形形成电学引线区、电学转接区与对应的电隔离沟槽包围的衬底硅之间的电连接通道、晶圆表面的导电键合材料密封键合区，并保证各个电连接通道之间、所述导电键合材料密封键合区与各个电连接通道之间相互电绝缘。当然也可以完全去除晶圆表面的导电层，图中及后续工艺中只是示意性的表示为去除了晶圆表面部分导电层。电连接层具有导电性，一种典型的材料是低压化学汽相淀积(lpcvd)或者外延(epitaxial)生长的p型掺杂(当顶层硅为p型，这里就应该是n型掺杂)(in-situdoping，原位掺杂)多晶硅。形成电连接通道及导电键合材料密封键合区后结构示意图如图48。

b7-2、形成电接触孔：在晶圆衬底硅下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔，刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀，例如反应离子刻蚀(rie)。形成电接触孔后，结构示意图如图49。

b8-2、形成从顶层硅电学引线区、电学转接区到衬底硅底部的电通道及金属引脚：在衬底硅上的电接触孔内p型重掺杂(当衬底硅为n型掺杂，此处也应该是n型重掺杂)，高温退火、活化，然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层硅p型重掺杂区到衬底硅的电通道及金属引脚，典型的金属材料为铝(al)或者铝硅(al:si)，如图50所示。

b9-2、形成晶圆顶层半导体材料表面的密封键合区及导电键合区：在晶圆上表面沉积导电键合材料层，图形化、刻蚀部分导电键合材料层，保留与形成压力传感器晶圆衬底半导体材料上的金属引脚对应的电学转接区内的电连接通道上方及导电键合材料密封键合区上方的导电键合材料层，并保证电学转接区内的电连接通道上方的导电键合材料层之间、电学转接区内的电连接通道上方的导电键合材料层与导电键合材料密封键合区上方的导电键合材料层之间相互绝缘，形成晶圆顶层半导体材料表面的导电键合区和密封键合区。沉积的导电键合材料可以是铝、锗、金等材料，以便后续进行两片晶圆的键合。完成该步后结构示意图如图51。

b10-2、释放加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆中空腔上方晶圆表面的绝缘层、顶层硅、晶圆内的绝缘层，形成释放槽，释放加速度传感器的可动结构。刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀，例如深反应离子刻蚀(drie)，图中只是示意性的画出释放槽结构，可以根据具体设计，有不同的形式的释放槽结构，释放后结构示意图如图52所示。

b11-2、将分别加工好压力传感器的晶圆和加速度传感器的晶圆进行键合。键合时，形成压力传感器的晶圆衬底半导体材料上的金属引脚与形成加速度传感器顶层半导体材料表面形成的导电键合区、形成压力传感器的晶圆衬底半导体材料上形成的导电键合材料密封键合区和形成加速度传感器晶圆顶层半导体材料表面的密封键合区对应，键合，形成复合传感器结构。实现将压力传感器、加速度传感器电信号引到复合传感器器件底部，同时形成加速度传感器的密封空腔。键合时控制不同的真空度，也可以调节加速度传感器的动态性能。完成后结构示意图如图53。图中外侧2条虚线方框内是密封键合区，内测2条虚线方框内是导电键合区。

至此，完成了一种适合表面贴装工艺的压阻式复合传感器及其制造方法的晶圆级制造，需要说明的是：无论是平面集成还是垂直集成，通过重掺杂将复合传感器的电信号引出，没有使用金属引线，通过贯穿衬底硅的电隔离沟槽包围的衬底硅部分及相应的pn结实现相互绝缘的电通道，没有使用在通孔中填充导电材料工艺而形成电连接通道，避免金属残余应力对功能器件性能的影响及工艺不灵活或者填充半导体导电材料引起的耗时，加工成本高的缺点。由于传感器加工工艺先后顺序灵活，本发明给出的上述工艺先后顺序只是一种示意，可以根据实际情况可以灵活调整。其次，本发明给出了一种适合表面贴装的复合传感器结构，是通过一个压力传感器和一个加速度传感器来说明的，对于多个压力传感器和多个加速度传感器组成的复合传感器，也可以用同样的方法实现；将复合传感器的电信号引到器件底部，适合表面贴装。对于平面集成，需要集成多少压力传感器和多少加速度传感器，只需要在cavity-soi晶圆上预留相应个数的空腔。对于垂直集成，需要集成多少压力传感器，在加工压力传感器的cavity-soi晶圆上形成相应个数的空腔；需要集成多少加速度传感器，在加工加速度传感器的cayity-soi晶圆上形成相应个数的空腔，然后键合两片晶圆，其它工艺流程完全相同，在此不在赘述。制作的器件的电连接通道原理示意图如图54和图55所示，分别对应复合传感器并平面集成和垂直集成的电通道原理示意图。实际应用中，对于平面集成结构，压力传感器和加速度传感器的电信号端通过重掺杂的电学引线区、电连接通道、电隔离沟槽包围的部分衬底硅引到衬底硅上的金属引脚。其电通道如图54所示，顶层硅上的掺杂区及电连接孔中的导电层与顶层硅的界面是pn结界面，竖直向下的实线箭头表示电流导通方向，由于有pn结的单向导电性，所以水平虚线箭头的电流方向是不存在的，即顶层硅相邻p型掺杂区域不会有电学连接(除非相邻p型掺杂区域内pn结的反偏电压导致pn结击穿，但一般半导体器件没有那么高的使用电压)。从而保证各个电通道之间的相互绝缘，实现将复合传感器的电信号引到器件底部；对于垂直集成结构，加速度传感器的电信号端通过重掺杂的电学引线区、及电连接通道及电隔离沟槽包围的部分衬底硅引到衬底硅下面的金属引脚，也就是引到整个复合传感器器件的底部对应的金属引脚上；压力传感器的电信号端通过重掺杂的电学引线区、及电连接通道及电隔离沟槽包围的部分衬底硅引到形成压力传感器晶圆底部的衬底硅下面的金属引脚上，通过与加速度传感器晶圆表面形成的电学转接区的电连接，通过电学转接区内的电连接通道及对应电隔离沟槽包围的部分衬底硅，将压力传感器的电信号引到对应的金属引脚上，从而实现将加速度传感器及压力传感器的电信号全部引到整个复合传感器结构底部的对应金属引脚上。以便于后续的表面贴装。

以上是对本发明具体实施例的描述；但本发明的保护范围不局限于以上具体实施方式；凡依前述之具体实施例可得之等效变化；都应属于本发明保护范围之类。