斩波稳定的带隙电压基准电路的制造方法与工艺

本发明涉及一种电压基准电路，特别是涉及一种斩波稳定的带隙电压基准电路。

背景技术：
带隙电压基准电路(bandgapvoltagereferencecircuit)为一种常见的电压基准电路，由于其可以提供不受温度变化影响的稳定参考电压的特性，因此被广泛地使用在各式的集成电路中。然而，带隙电压基准电路所使用的主要组件的一个为跨导运算放大器(operationaltrans-conductanceamplifier，缩写为OTA)，而跨导运算放大器的输入偏移(inputoffset)电压变异会严重影响所输出参考电压的精确度，因此，传统上会使用斩波稳定的带隙电压基准电路(chopperstabilizedbandgapreferencecircuit)来降低跨导运算放大器输入偏移电压变异造成的影响。参阅图1，为现有的一种斩波稳定的带隙电压基准电路，包括一个差量模块11、一个调变器12、一个放大器13、一个解调器14、一个具有一个电阻对151的电流模块15、一个低通滤波器16，及一个补偿电容17。该调变器12、该放大器13、该解调器14、该电流模块15形成一个闭路回授回路，且通过该调变器12及该解调器14的切换搭配以消除该放大器13输入偏移电压vos所造成的影响(由于此部分原理为此业界所熟悉的内容，在此不赘述)。然而，该电阻对151间的变异同样会影响所输出参考电压的精确度，但现有架构对此却未能具有任何改善。

技术实现要素：
本发明的目的在于提供一种可降低放大器输入偏移电压及电阻变异的影响的斩波稳定的带隙电压基准电路。本发明斩波稳定的带隙电压基准电路，包含一个调变器、一个放大器、一个解调器，及一个电流模块。该调变器用于调变一个差动输入信号后输出。该放大器用于放大该调变后的差动输入信号后输出。该解调器用于解调该调变及放大后的差动输入信号后输出。该电流模块电连接于该解调器的输出端与该调变器的输出端之间，并包括一个输出一个参考电压的输出端，及分别电连接该调变器的输出端的一个第一电阻及一个第二电阻。该放大器、该解调器、该电流模块形成一个闭路回授回路，且该调变器位于该闭路回授回路外。本发明所述的斩波稳定的带隙电压基准电路，该调变器包括用于接收该差动输入信号的一个第一输入端及一个第二输入端，且其输出端分为一个电连接该第一电阻的一端的第一输出端，及一个电连接该第二电阻的一端的第二输出端，该调变器根据一个调变信号切换该第一输入端及该第二输入端于分别电连接该第一输出端及该第二输出端、与交叉电连接该第二输出端及该第一输出端之间。本发明所述的斩波稳定的带隙电压基准电路，该电流模块还包括一个电流源组，该电流源组一端电连接于一个电源，另一端分别电连接该第一电阻及该第二电阻相反于该调变器的另一端，并受该解调器的输出控制而产生电流。本发明所述的斩波稳定的带隙电压基准电路，还包含一个差量模块，该差量模块包括：一个电阻及一个第一晶体管，串接于该调变器的第一输入端与接地端之间，及一个第二晶体管，电连接于该调变器的第二输入端与接地端之间。本发明所述的斩波稳定的带隙电压基准电路，还包含一个低通滤波器，电连接该电流模块，接收该参考电压并进行低通滤波后输出。本发明所述的斩波稳定的带隙电压基准电路，该解调器的电路整合于该放大器中。本发明所述的斩波稳定的带隙电压基准电路，该调变器还包括：两个第一开关，分别电连接于第一输入端与该第一输出端之间、该第二输入端与该第二输出端之间，并根据该调变信号切换于不导通及导通之间，及两个第二开关，分别电连接于第一输入端与该第二输出端之间、该第二输入端与该第一输出端之间，并根据该调变信号与所述第一开关反向切换于导通及不导通之间。本发明所述的斩波稳定的带隙电压基准电路，还包含一个补偿电容，电连接于该解调器的输出端与该电流模块的输出端之间。本发明的有益效果在于：通过将该调变器脱离该闭路回授回路，可以同时降低该放大器输入偏移电压、该第一电阻与该第二电阻变异对该参考电压值所造成的影响，且与现有架构相较，可在不增加额外组件及成本的条件下，即可显著改善该参考电压值的偏移并提高电路的效能。附图说明图1是现有的一种斩波稳定的带隙电压基准电路的电路示意图；图2是本发明斩波稳定的带隙电压基准电路的一个实施例的电路示意图；图3是该实施例的一个调变器的电路示意图；图4～7分别为现有架构与本实施例模拟一个放大器内部晶体管的临界电压变异时的参考电压值；图8～11分别为现有架构与本实施例模拟一个第一电阻与一个第二电阻具有变异时的参考电压值；及图12～15分别为现有架构与本实施例同时模拟该放大器内部晶体管的临界电压具有变异、该第一电阻与该第二电阻具有变异时的参考电压值。具体实施方式下面结合附图及实施例对本发明进行详细说明：在描述本发明的细节前，应当注意在下述说明中，当两个组件以“串接”、“串联”等相近用语描述时，这仅是为了描述两者间的串行连接关系，而不一定表示流经两者的电流是相同的，也不限制是否有额外组件电连接至两者间的公共节点。基本上，在下述说明中，应在只省视此两个组件时，诸如“组件串联”、“组件串接”等用语才被如此解释。参阅图2，本发明斩波稳定的带隙电压基准电路的实施例包含一个差量模块2、一个包括一个第一输入端31及一个第二输入端32的调变器3、一个放大器4、一个解调器5、一个电流模块6、一个低通滤波器7，及一个补偿电容8。该差量模块2包括一个电阻21、一个第一晶体管22，及一个第二晶体管23，且该第一晶体管22与该第二晶体管23相配合以产生一个差动输入信号。该电阻21及该第一晶体管22串接于该调变器3的第一输入端31与接地端之间。该第二晶体管23电连接于该调变器3的第二输入端32与接地端之间。参阅图2与图3，该调变器3的第一输入端31及该第二输入端32接收该差动输入信号，并在调变该差动输入信号后输出，且该调变器3还包括一个第一输出端33、一个第二输出端34、两个第一开关35，及两个第二开关36。所述第一开关35分别电连接于第一输入端31与该第一输出端33之间、该第二输入端32与该第二输出端34之间，并根据一个调变信号CLK切换于导通及不导通之间。所述第二开关36分别电连接于第一输入端31与该第二输出端34之间、该第二输入端32与该第一输出端33之间，并根据该调变信号CLK与所述第一开关35反向切换于不导通及导通之间。其中，所述第一开关35及所述第二开关36可使用N型金属氧化物半导体场效应晶体管(N-TypeMetal-Oxide-SemiconductorField-EffectTransistor，缩写为N-TypeMOSFET或NMOS)、P型金属氧化物半导体场效应晶体管(英文缩写为P-TypeMOSFET或PMOS)、或是传输门(transmissiongate)作为实施。由图3中可见，由于所述第一开关35及所述第二开关36分别受该调变信号CLK及反向的调变信号CLKB控制，以图中所述第一开关35及所述第二开关36使用N型金属氧化物半导体场效应晶体管作为说明，当该调变信号CLK为高准位时(反向的调变信号CLKB为低准位)，该第一输入端31电连接该第一输出端33、该第二输入端32电连接该第二输出端34；当该调变信号CLK为低准位时(反向的调变信号CLKB为高准位)，该第一输入端31电连接该第二输出端34、该第二输入端32电连接该第一输出端33。参阅图2，该放大器4用于放大该调变后的差动输入信号后输出。该解调器5用于解调该调变及放大后的差动输入信号后输出。于本实施例中，该解调器5的电路整合于该放大器4中，因此在图2中将两者重叠，由于此整合方式为目前业界所熟悉的内容，在此不赘述，但该解调器5也可不整合于该放大器4中，并不限于此。该电流模块6电连接于该解调器5的输出端51与该调变器3的该第一输出端33、该第二输出端34之间，并包括一个输出一个参考电压VREF的输出端61、一个电流源组62、分别电连接该调变器3的该第一输出端33及该第二输出端34的一个第一电阻63及一个第二电阻64。该电流源组62一端电连接于一个电源VCC，另一端分别电连接该第一电阻63及该第二电阻64相反于该调变器3的另一端，并受该解调器5的输出控制而产生电流。该放大器4、该解调器5、该电流模块6形成一个闭路回授回路，且该调变器3位于该闭路回授回路外。该低通滤波器7电连接该电流模块6，接收该参考电压VREF并进行低通滤波后输出，以降低该调变器3及该解调器5在操作时产生的涟波(ripple)。该补偿电容8电连接于该解调器5的输出端51与该电流模块6的输出端61之间，用于确保该闭路回授回路的稳定性。电路原理说明如下：该第一晶体管22产生一个负温度系数(ComplementarytoAbsoluteTemperature，缩写为CTAT)的电压VBE1，利用该第一晶体管22及该第二晶体管23的基极(Base)射极(Emitter)电压的差异产生一个正温度系数(ProportionaltoAbsoluteTemperature，缩写为PTAT)电压ΔVBE，接着通过该放大器4的回授使得该电阻21上的跨压为该第一晶体管22及该第二晶体管23的基极_射极电压的差异ΔVBE，此时流过该电阻21的电流为一个正温度系数电流，该正温度系数电流流经该电阻21与该第一电阻63产生一个正温度系数电压VPTAT，通过将此正温度系数电压VPTAT与负温度系数电压VBE1相加后，即可以产生不易受温度影响的该参考电压VREF。VREF＝VBE1+VPTAT＝VBE1+ΔVBE(1+R1/RPTAT)其中，R1为该第一电阻63的电阻值，RPTAT为该电阻21的电阻值。而通过将该调变器3脱离该闭路回授回路，不仅可以消除该放大器4输入偏移(inputoffset)电压vos所造成的影响(由于此部分原理与现有技术相同，为此业界所熟悉的内容，在此不赘述)，还可以使该第一晶体管22与该第二晶体管23通过该调变器3的切换，一半的时间看到该第一电阻63，另一半的时间看到该第二电阻64，因此等效上看到的电阻值是两者的平均，所以可以降低电阻变异所造成的影响。参阅图2及图4～7，图4～7为模拟该放大器4内部晶体管的临界电压(thresholdvoltage，一般写为Vth)具有变异(variation)时的参考电压VREF值，取样值为200次，此模拟是为了验证内部晶体管的临界电压变化产生的输入偏移电压vos对该参考电压VREF造成的影响，其中，图4、5分别为现有架构与本实施例在未开启该调变器3及该解调器5功能时输出的参考电压VREF值，图6、7分别为现有架构与本实施例在开启该调变器3及该解调器5功能后输出的参考电压VREF值，图4～7中的参考电压VREF的平均值分别为1.237V、1.238V、1.234V、1.236V，标准偏差则分别为27.48mV、27.61mV、0.383mV、0.395mV。由图4～7中可见，在开启功能之前及之后，现有架构与本实施例所输出的参考电压VREF值分布差异不大，且开启功能后，现有架构与本实施例的标准偏差皆会大幅由27mV左右缩小至不到0.4mV，也就是说本实施例的架构在消除该放大器4输入偏移电压vos对该参考电压VREF造成的影响上，与现有架构不分轩轾。参阅图2及图8～11，图8～11为模拟该第一电阻63与该第二电阻64具有变异时的参考电压VREF值，取样值同样为200次，此模拟是为了验证该第一电阻63与该第二电阻64具有变异时对该参考电压VREF造成的影响，其中，图8、9分别为现有架构与本实施例在未开启该调变器3及该解调器5功能时输出的参考电压VREF值，图10、11分别为现有架构与本实施例在开启该调变器3及该解调器5功能后输出的参考电压VREF值，图8～11中的参考电压VREF的平均值分别为1.238V、1.242V、1.235V、1.237V，标准偏差则分别为34.83mV、34.37mV、34.73mV、13.87mV。由图8～11中可见，无论在开启功能前后，现有架构所输出的参考电压VREF值分布差异不大，而本实施例的标准偏差则是由34.37mV大幅缩小至13.87mV，也就是说现有架构在消除该第一电阻63与该第二电阻64变异所造成影响上毫无成效，而本实施例则可大幅降低其产生的影响，所以能提升该参考电压VREF的精确度。参阅图2及图12～15，图12～15为同时模拟该放大器4内部晶体管的临界电压具有变异、该第一电阻63与该第二电阻64具有变异时的参考电压VREF值，取样值为200次，其中，图12、13分别为现有架构与本实施例在未开启该调变器3及该解调器5功能时输出的参考电压VREF值，图14、15分别为现有架构与本实施例在开启该调变器3及该解调器5功能后输出的参考电压VREF值，图12～15中的参考电压VREF的平均值分别为1.235V、1.235V、1.234V、1.234V，标准偏差则分别为44.23mV、45.33mV、33.26mV、15.21mV。由图12～15中可见，在开启功能前后，现有架构仅能将标准偏差由44.23mV降低至33.26mV(因只能消除该放大器4输入偏移电压vos对参考电压VREF造成的影响)，而本实施例则能将标准偏差由45.33mV大幅缩小至15.21mV，也就是说本实施例可同时消除该放大器4输入偏移电压vos、该第一电阻63与该第二电阻64变异对该参考电压VREF值所造成的影响，因此可以显著改善该参考电压VREF值的偏移以提高电路的效能。经由以上的说明，可将本实施例的优点归纳如下：通过将该调变器3脱离该闭路回授回路，不仅可以消除该放大器4输入偏移电压vos对该参考电压VREF值所造成的影响，还可以大幅降低该第一电阻63与该第二电阻64变异对该参考电压VREF值所造成的影响，且与现有架构相较，仅具有组件位置不同的差异，而未增加任何额外组件，也就是在不增加额外成本的条件下，即可显著改善该参考电压VREF值的偏移并提高电路的效能。综上所述，所以确实能达成本发明的目的。以上所述，仅为本发明的实施例而已，不能以此限定本发明实施的范围，即大凡依本发明申请专利范围及专利说明书内容所作的简单的等效变化与修饰，都仍属本发明专利涵盖的范围内。