之下。金属层M2通过第二通孔via2将金属层M3电连接至金属层Ml。
[0294]电源电压参考导体CVdd位于金属层Ml上。跟踪位线TBL和电源电压参考导体CVdd位于金属层Ml上。
[0295]接地参考导体CVss位于金属层M2上。字线WL导体位于金属层M2上。
[0296]图7B是根据一个或多个实施例的图1C中的存储单元100C的布局图700B的一部分。图7B所示的布局图700B的部件与图1A至图1C和图7A所示的具有相同参考标号的这些部件相同或相似，并且省略其详细描述。布局图700B是具有类似元件的布局图700A(图7A所示)的实施例。如图7B所示,类似的元件具有如图7A所示的相同的参考标号。与布局图700A(如图7A所示)相比较，布局图700B不包括栅极、鳍式有源件、较长接触件、对接接触件和栅极接触件(为了示出的目的)。
[0297]图7C是根据一个或多个实施例的图1D中的存储单元100D的布局图700C。图7C所示的布局图700C的部件与图1A至图1C和图7A所示的具有相同参考标号的这些部件相同或相似，并且省略其详细描述。布局图700C是具有类似元件的布局图700A(图7A所示)的实施例。如图7C所示,类似的元件具有如图7A所示的相同的参考标号。在一些实施例中，布局图700C是SRAM位线电容跟踪单元(例如，存储单元100D)的布局图。布局图700C是全单鳍式SRAM位线电容跟踪单元。虽然布局图700C是全单鳍式SRAM位线电容跟踪单元，但是本文中存在可选实施例，其中，布局图700是多鳍式SRAM位线电容跟踪单元。
[0298]与布局图600(如图6A所不)相比较，布局图700A包括金属层Ml、金属层M2、和多个第二通孔via2。金属层M0包括栅极接触件、对接接触件和较长接触件。
[0299]在一些实施例中，NM0S晶体管PG-1的栅极通过接触件(栅极接触件或对接接触件)和第一通孔vial电连接至接地参考导体CVss。在一些实施例中，NM0S晶体管PG-1的栅极电连接至NM0S晶体管PG-1的P阱P_Well。NM0S晶体管H)_l的源极节点电浮置。
[0300]电源电压参考导体CVdd位于金属层Ml上。跟踪位线TBL和电源电压参考导体CVdd位于金属层Ml上。
[0301]接地参考导体CVss位于金属层M2上。字线WL导体位于金属层M2上。
[0302]图7D是根据一个或多个实施例的图1D中的存储单元100D的布局图700C的一部分。图7D所示的布局图700D的部件与参考图1A和图1B、图1D和图7C所示的具有相同参考标号的这些部件相同或相似，并且省略其详细描述。布局图700D是具有类似元件的布局图700C(图7C所示)的实施例。如图7D所示,类似的元件具有如图7C所示的相同的参考标号。与布局图700C(图7C所示)相比较，布局图700D不包括栅极、鳍式有源件、较长接触件、对接接触件和栅极接触件(为了示出的目的)。
[0303]图8A是根据一个或多个实施例的存储单元800A的示意图。存储单元800A是具有类似元件的存储单元100A(如图1A所示)的实施例。如图1C所示，类似元件具有如图1A所示的相同的参考标号。CMOS 801是具有类似元件的CMOS 101(如图1B所示)的实施例。在一些实施例中，存储单元800A是SRAM跟踪单元。在一些实施例中，存储单元800A是SRAM电流跟踪单元。在一些实施例中，存储单元800A是SRAM位线电容跟踪单元。
[0304]与存储单元100A(如图1A所示)相比较，通过存储单元801的跟踪位线102替换存储单元100A的位线BL。在一些实施例中，图8A所示的存储单元801的伪位线替换存储单元100A的位线条BLB。在一些实施例中，图8A所示的存储单元800A的浮置节点替换存储单元100A的位线条BLB。
[0305]CMOS 801包括第一 CMOS和第二 CMOS。第一 CMOS是图1B所示的交叉耦合反相器102的实施例。第二 CMOS是图1B所示的交叉耦合反相器104的实施例。
[0306]图8B是根据一个或多个实施例的存储单元阵列800B的框图。存储单元阵列800B是具有类似元件的存储单元阵列200 (如图2所示)的实施例。如图8A所示，类似元件具有如图2所示的相同的参考标号。
[0307]多个跟踪单元201布置在第一列中。第一列邻近SRAM单元202的边缘列。在一些实施例中，图8B的存储单元阵列800B中所示的每个跟踪单元201都是图1A和图1B以及图8A中所示的存储单元的实施例。
[0308]存储单元阵列800B包括多个第一边缘单元802和多个第二边缘单元804。
[0309]多个第一边缘单元802布置在第二列中。第二列邻近第一例。多个第一边缘单元802邻近跟踪单元201。在一些实施例中，多个第一边缘单元802位于存储单元阵列800B的边缘上。
[0310]多个第二边缘单元804布置在第三列中。第三列邻近SRAM单元802的多列。多个第二边缘单元804邻近SRAM单元802的外边缘。在一些实施例中，多个第二边缘单元804位于存储单元阵列800B的边缘上。
[0311]第一边缘单元802包括跟踪使能导体TE。在一些实施例中，SRAM单元802中的每个的单元尺寸和跟踪单元201中的每个的单元尺寸基本相同。
[0312]跟踪使能线TE电连接至跟踪单元201中的每个。在一些实施例中，跟踪使能线TE电连接至第一边缘单元802。在一些实施例中，跟踪使能线TE是位于第一边缘单元802之上的金属导电层。在一些实施例中，跟踪使能线TE电连接至每个跟踪单元201中的每个NM0S晶体管PG-1。在一些实施例中，通过将跟踪使能线TE电连接至每个跟踪单元201中的每个NM0S晶体管PG-1，每个跟踪单元201可以用作单元电流(Icell)跟踪单元204。
[0313]图8C是根据一个或多个实施例的存储单元阵列800C的框图。存储单元阵列800C是具有类似元件的存储单元阵列800B(如图8B所示)的实施例。如图8C所示，类似元件具有如图8B所示的相同的参考标号。
[0314]与存储单元阵列800B(如图8B所示)相比较，存储单元阵列800C包括N阱带线806和P阱带线808。
[0315]N阱带线806是电连接至多个存储单元的N阱的导线。在一些实施例中，N阱带线806电连接至公共行的N阱。在一些实施例中，N阱带线806电连接至存储单元阵列800C的最顶部行的N阱。在一些实施例中，存储单元阵列800C的最顶部行和最底部行位于彼此的相对端部。在一些实施例中，N阱带线806电连接至存储单元阵列800C的最底部行的N阱。在一些实施例中，存储单元阵列800C包括多个N阱带线806。在一些实施例中，每个N阱带线806都电连接至跟踪使能线TE。在一些实施例中，通过将跟踪使能线TE电连接至每条N阱带线806，每个跟踪单元201的NM0S晶体管PG-1都配置为电连接至接地参考导体CVss。在一些实施例中，通过将跟踪使能线TE电连接至每条N阱带线806，每个跟踪单元201都可以用作位线电容跟踪单元206。
[0316]P阱带线808是电连接至多个存储单元的P阱的导线。在一些实施例中，P阱带线808电连接至公共行的P阱。在一些实施例中，P阱带线808电连接存储单元阵列800C的最顶部行的P阱。在一些实施例中，P阱带线808电连接至存储单元阵列800C的最底部行的P阱。在一些实施例中，存储单元阵列800C包括多条P阱带线808。
[0317]图9A是根据一个或多个实施例的存储单元阵列900的框图。存储单元阵列900是具有类似元件的存储单元阵列800C(如图8C所示)的实施例。如图9A所示，类似元件具有如图8C所示的相同的参考标号。
[0318]与存储单元阵列800C(如图8C所示)相比较，跟踪使能线TE没有电连接至存储单元阵列900中的每条N阱带线806。与存储单元阵列800C(如图8C所示)相比较，存储单元阵列900包括一个或多个接地参考导体CVss 902。
[0319]一个或多个接地参考导体CVss 902延伸穿过存储单元阵列900。在一些实施例中，每个接地参考导体CVss 902都物理延伸至第一边缘单元802。在一些实施例中，跟踪使能线TE电连接至每个接地参考导体CVss 902。在一些实施例中，通过将跟踪使能线TE电连接至每个接地参考导体CVss 902，将每个跟踪单元201用作位线电容跟踪单元206。
[0320]图9B是根据一个或多个实施例的存储单元阵列900’的框图。存储单元阵列900’是具有类似元件的存储单元阵列800B(如图8B所示)的实施例。如图9B所示，类似元件具有如图8B所示的相同的参考标号。存储单元阵列900’是具有类似元件的存储单元阵列200 (如图2所示)的实施例。与存储单元阵列800B (如图8B所示)相比较,存储单元阵列900’包括跟踪禁用线TEB。
[0321]跟踪单元201包括跟踪单元904和跟踪单元906。跟踪单元904是跟踪单元201的实施例。跟踪单元906是跟踪单元201的实施例。
[0322]跟踪单元201划分为一个或多个跟踪单元904和一个或多个跟踪单元906。在一些实施例中，跟踪单元904和跟踪单元906功能等同。
[0323]跟踪使能线TE电连接至跟踪单元201 (例如，跟踪单元904)的一部分。在一些实施例中，跟踪使能线TE电连接至跟踪使能控制电路(未示出)。在一些实施例中，跟踪使能线TE电连接至电源电压参考导体Vdd(未示出)。在一些实施例中，电连接至跟踪使能线TE的跟踪单元904的数量在1个单元至512个单元的范围内。在一些实施例中，跟踪使能线TE没有延伸穿过每个第一边缘单元802。在一些实施例中，跟踪使能线TE是位于第一边缘单元802之上的金属导电层。在一些实施例中，通过将跟踪使能线TE电连接至跟踪单元904中的每个NM0S晶体管PG-1，每个跟踪单元904都可以用作单元电流跟踪单元204。在一些实施例中，在每个跟踪单元904中的第一 CMOS器件的栅极电连接至电源电压参考导体CVdd ο
[0324]跟踪禁用线ΤΕΒ电连接至跟踪单元201 (例如，跟踪单元906)的一部分。在一些实施例中，跟踪禁用线ΤΕΒ电连接至接地参考导体CVss。在一些实施例中，电连接至跟踪禁用线TEB的跟踪单元906的数量在1个单元至512个单元的范围内。在一些实施例中，跟踪禁用线TEB没有延伸穿过每个第一边缘单元802。在一些实施例中，跟踪禁用线TEB是位于第一边缘单元802之上的金属导电层。在一些实施例中，通过将跟踪禁用线TEB电连接至跟踪单元906中的每个NM0S晶体管PG-1，每个跟踪单元906可以用作位线电容跟踪单元206。在一些实施例中，在每个跟踪单元906中的第二 CMOS器件的漏极节点电隔离。
[0325]图10是根据一个或多个实施例的存储单元1000的示意图。存储单元1000是具有类似元件的存储单元100A(图1A所示的)的实施例。如图10所示，类似元件具有如图1A所示的相同的参考标号。与存储单元100A(如图1A所示)相比较，存储单元1000包括NM0S晶体管R_PD-1和NM0S晶体管R_PG_1。在一些实施例中，存储单元1000是一个或多个二端口(2P) SRAM单元的一部分。在一些实施例中，存储单元1000是嵌入式SRAM存储单元阵列的一部分。在一些实施例中，附加写端口和/或读端口是存储单元1000的一部分。在一些实施例中，存储单元1000利用除了 8个以外的晶体管的数量。在一些实施例中，存储单元1000可用于存储单元阵列。
[0326]存储单元1000包括写端口部分1002和读端口部分1004。
[0327]写端口部分1002是具有类似元件的存储单元100A(如图1A所示)的实施例。写位线W_BL是如图1A所示的位线BL的实施例，写位线条W_BLB是图1A所示的位线条BLB的实施例，写字线W_WL是图1A所示的字线WL的实施例，NM0S晶体管W_PG1是图1A所示的NM0S晶体管PG-1的实施例，NM0S晶体管W_PG2是图1A所示的NM0S晶体管PG-2的实施例，NM0S晶体管W_PD1是图1A所示的NM0S晶体管TO-1的实施例，并且NM0S晶体管W_PD2是图1A所示的NM0S晶体管TO-2的实施例。读端口字线Read_WL是图1A所示的字线WL的实施例。读位线Read-BL是图1A所示的位线BL的实施例。
[0328]读端口 1004包括NM0S晶体管R_PD_1、NM0S晶体管R_PG_1、读端口字线Read-WL和读位线Read-BL。
[0329]NM0S晶体管R_PD_1栅极电连接至NM0S晶体管W_PD1的栅极和PM0S晶体管HJ-1的栅极。NM0S晶体管R_PD-1的源极电连接至接地参考端Vss。NM0S晶体管R_PD_1的漏极电连接至NM0S晶体管R_PG-1。
[0330]NM0S晶体管R_PG_1的栅极电连接至读端口字线Read_WL。NM0S晶体管R_PG_1电连接至读位线R-BL。
[0331]存储单元1000的示意图是要修改为形成例如图11、图12A、图12B以及图13A至图13D中的其他结构(诸如