存储体控制电路和包括存储体控制电路的半导体存储器件的制作方法
【专利说明】存储体控制电路和包括存储体控制电路的半导体存储器件
[0001]相关申请的交叉引用
[0002]本申请要求2014年8月4日提交的申请号为10-2014-0099636的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的各种实施例涉及一种半导体设计技术，且更具体而言，涉及一种用于控制存储体操作的存储体控制电路、和包括存储体控制电路的半导体存储器件。
【背景技术】
[0004]为了改善数据处理性能，半导体存储器件需要高带宽。半导体存储器件的输入/输出线的数量增加以具有改善的数据输入/输出速率，且因而获得高带宽。
[0005]半导体存储器件接收外部命令，并且基于外部命令来执行用于将行(例如，字线)激活的激活操作、和用于将行去激活的预充电操作。在行被激活之后，半导体存储器件执行读取操作或写入操作。当执行激活操作时，信号可以保留在用于在激活操作期间执行数据输入/输出操作的信号线中，诸如数据输入/输出线和位线。因此，信号线需要被预充电至预定的电平以准备下一次读取操作或写入操作。为此，半导体存储器件要在激活操作之间执行预充电操作。因此，当已经执行了激活操作的存储体(诸如，存储器存储体)中的另一字线被激活时，预充电命令被接收，并且预充电操作被首先执行，然后激活命令被再次接收以执行激活操作。然而，随着包括多个存储体的半导体存储器件的数据输入/输出性能改善，用于命令的带宽与输入/输出数据的带宽相比相对低。
【发明内容】
[0006]本发明的各种实施例针对一种可以用有限带宽的命令来执行数据存取的半导体存储器件。
[0007]另外，本发明的各种实施例针对一种可以支持隐含预充电操作的半导体存储器件。
[0008]根据本发明的一个实施例，一种存储体控制电路包括:隐含信号发生单元，其适于基于与多个存储体之中的处于激活状态的存储体相对应的第一激活信号来将隐含信号激活；以及延迟单元，其适于将隐含信号延迟预定的时间，其中，与第一激活信号相对应的存储体基于隐含信号被预充电，并且基于延迟的隐含信号被再次激活。
[0009]存储体控制电路还可以包括:激活操作信号输出单元，其适于:根据隐含信号，基于第一激活信号或将隐含信号延迟预定的时间而获得的第二激活信号来产生用于所述存储体的激活操作信号；地址传输单元，其适于基于隐含信号来输出随着第一激活信号输入的地址。
[0010]地址传输单元基于隐含信号来暂时地储存地址，以及根据第二激活信号来输出储存的地址。
[0011]预定的时间可以对应于预充电时间。
[0012]当隐含信号被去激活时，激活操作信号输出单元响应于第一激活信号和第二激活信号来将激活操作信号激活，以及当隐含信号被激活时，激活操作信号输出单元将激活操作信号去激活。
[0013]根据本发明的一个实施例，一种半导体存储器件包括:多个存储体；存储体操作控制单元，其适于:接收第一激活信号和存储体信息，以及基于多个存储体之中的与存储体信息相对应的存储体是否被激活来将用于与存储体信息相对应的存储体的激活操作的第一激活操作信号激活、或者将用于存储体的预充电操作的隐含信号激活并且接着在经过预定的时间之后将用于存储体的激活操作的第二激活操作信号激活；内部预充电信号发生单元，其适于基于预充电信号或者隐含信号来产生内部预充电信号；以及存储体激活单元，其适于:基于第一激活操作信号来将多个存储体之中的处于去激活状态的存储体激活，或者基于内部预充电信号来将多个存储体之中的处于激活状态的存储体去激活并且然后基于第二激活操作信号来将去激活的存储体激活。
[0014]存储体操作控制单元当与存储体信息相对应的存储体被去激活时将第一激活操作信号激活，以及存储体操作控制单元在经过预定的时间之后将第二激活操作信号激活，并且当与存储体信息相对应的存储体被激活时将隐含信号激活。
[0015]存储体激活单元可以基于内部预充电信号来将存储体激活信号去激活，或者基于第一激活操作信号和第二激活操作信号来将存储体激活信号激活。
[0016]半导体存储器件还可以包括:接口单元，其适于接收外部地址和外部时钟信号，并且输出命令识别信号、行地址和存储体地址；以及命令解码器，其适于将命令识别信号解码，并且输出第一激活信号。
[0017]存储体操作控制单元可以包括:隐含信号发生单元，其适于基于与存储体信息相对应的存储体的存储体激活信号来产生隐含信号；延迟单元，其适于接收隐含信号并且在经过预定的时间之后将第二激活信号激活；激活操作信号输出单元，其适于:根据隐含信号，基于第一激活信号或通过将隐含信号延迟预定的时间而获得的第二激活信号来产生用于存储体的激活操作信号；以及地址传输单元，其适于基于隐含信号来暂时地储存行地址和存储体地址，并且基于第二激活信号来输出行地址和存储体地址。
[0018]半导体存储器件还可以包括:行地址锁存器单元，其适于基于激活操作信号来锁存从接口单元或者地址传输单元传送的行地址；以及存储体地址解码器，其适于将从接口单元或者地址传输单元传送的存储体地址解码，并且产生存储体选择信号。
[0019]存储体信息包括存储体选择信号。
[0020]预定的时间可以对应于行预充电时间。
[0021]根据本发明的实施例，一种半导体存储器件包括:多个存储体；存储体操作控制单元，其适于:接收第一激活信号和存储体信息，并且基于第一激活信号和存储体信息来将第一激活操作信号激活，或者根据多个存储体之中的与存储体信息相对应的存储体在所述第一激活信号和所述存储体信息被接收到之前是否被激活，基于所述第一激活信号和所述存储体信息来将用于与所述存储体信息相对应的存储体的预充电操作的隐含信号激活、并且接着在经过预定的时间之后将第二激活操作信号激活；内部预充电信号发生单元，其适于基于预充电信号或者隐含信号来产生内部预充电信号；以及存储体激活单元，其适于基于第一激活操作信号或者第二激活操作信号来将存储体激活信号激活，并且基于内部预充电信号来将存储体激活信号去激活。
[0022]当与存储体信息相对应的存储体被去激活时，存储体操作控制单元可以将第一激活操作信号激活，以及当与存储体信息相对应的存储体被激活时，存储体操作控制单元将隐含信号和第二激活操作信号激活。
[0023]半导体存储器件还可以包括:接口单元，其适于接收外部地址和外部时钟信号，并且输出命令识别信号、行地址和存储体地址；以及命令解码器，其适于将命令识别信号解码，并且输出第一激活信号和预充电信号。
[0024]存储体操作控制单元可以包括:隐含信号发生单元，其适于基于与存储体信息相对应的存储体的存储体激活信号来产生隐含信号；延迟单元，其适于接收隐含信号，并且在经过预定的时间之后将第二激活信号激活；激活操作信号输出单元，其适于:根据隐含信号，基于第一激活信号或通过将隐含信号延迟预定的时间而获得的第二激活信号来产生用于存储体的激活操作信号；以及地址传输单元，其适于基于隐含信号来暂时地储存行地址和存储体地址，以及基于第二激活信号来输出行地址和存储体地址。
[0025]半导体存储器件还可以包括:行地址锁存器单元，其适于基于激活操作信号来锁存从接口单元或者地址传输单元传送的行地址；以及存储体地址解码器，其适于将从接口单元或者地址传输单元传送的存储体地址解码，并且产生存储体选择信号。
[0026]预定的时间可以对应于行预充电时间。
【附图说明】
[0027]图1是图示根据本发明的一个实施例的半导体存储器件的框图。
[0028]图2是图1中所示的存储体操作控制器的详图。
[0029]图3是用于描述图1和图2中所示的半导体存储器件的操作的时序图。
[0030]图4是图2中所示的隐含信号发生单元的详图。
[0031]图5是图2中所示的延迟单元的详图。
[0032]图6是图2中所示的地址传输单元的详图。
【具体实施方式】
[0033]下面将参照附图更详细地描述本发明的各种实施例。然而，本发明可以用不同的形式来实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记直接对应于在本发明的不同附图和实施例中相同编号的部分。
[0034]也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。应当容易理解的是:本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，还是在具有中间特征或中间层的情况下“在某物上”的意思；以及“在…之上”的意思不仅是直接在顶部上，还是在它们之间具有中间特征或中间层的情况下在某物的顶部上的意思。当第一层被称作为在第二层“上”或者在衬底“上”时，其不仅表示第一层直接形成在第二层上，或者直接形成在衬底上，还表示在第一层和第二层之间或者第一层和衬底之间存在第三层。
[0035]图1是图示根据本发明的一个实施例的半导体存储器件1000的框图。
[0036]参见图1，半导体存储器件1