gt;而被选中成激活时，存储体操作控制单元140可以基于激活的第一激活信号ACT来将激活操作信号ACTD激活。即，为了当存储体激活信号RACT〈0>被去激活时执行第一存储体的正常激活操作，存储体操作控制单元140将第一激活信号ACT确定为用于正常激活操作的命令信号，且因而将激活操作信号ACTD激活。存储体激活单元160和行地址锁存器单元170可以接收激活操作信号ACTD。存储体激活单元160可以基于激活的激活操作信号ACTD来将用于第一存储体执行正常激活操作的存储体激活信号RACT〈0>激活。行地址锁存器单元170可以基于激活的操作信号ACTD来将从接口单元110中输出的第一行地址TLA〈0:14>锁存并且输出行选择信号ATR0W〈0:14>。因此，在接收了从行地址锁存器单元170中输出的行选择信号ATROKO: 14>和从存储体激活单元160中输出的存储体激活信号RACT〈0>的存储体中，与行选择信号ATR0W〈0:14>相对应的特定字线可以被激活。
[0052]在存储体激活信号RACT〈1>被激活的同时，第二存储体基于存储体选择信号BAK1>而被选中成激活时，存储体操作控制单元140可以基于激活的第一激活信号ACT来将隐含信号IMPRE激活。即，由于存储体激活信号RACT〈 1 >被激活，所以第一激活信号ACT被确定成用于执行隐含预充电操作的命令信号，且因而隐含信号頂PRE被激活以执行隐含预充电操作。隐含信号頂PRE可以被传输至内部预充电信号发生单元150。内部预充电信号发生单元150可以将用于对第二存储体(基于存储体选择信号BAI〈1>而被选中的)的隐含预充电操作的内部预充电信号INT_PRE激活。存储体激活单元160可以接收内部预充电信号INT_PRE，并且输出去激活的存储体激活信号RACT〈1>，以及第二存储体可以执行预充电操作。随后，存储体操作控制单元140可以在从隐含信号頂PRE被激活时的时刻起经过第一延迟时间之后将激活操作信号ACTD激活。另外，当激活操作信号ACTD被激活时，存储体操作控制单元140可以输出第二存储体地址ILARA〈15:18>和第二行地址ITLA〈0:14>。存储体激活单元160和行地址锁存器单元170可以接收激活操作信号ACTD。存储体激活单元160可以接收激活操作信号ACTD，并且将存储体激活信号RACT〈1>激活。行地址锁存器单元170基于激活的激活操作信号ACTD来锁存从存储体操作控制单元140中输出的第二行地址ITLA〈0:14>、并且输出行选择信号ATR0W〈0:14>。因此，接收存储体激活信号RACT〈1>和行选择信号ATR0W〈0:14>的第二存储体可以将与行选择信号ATR0W〈0:14>相对应的特定字线激活。
[0053]当第一激活信号ACT被接收时，半导体存储器件1000可以基于存储体选择信号ΒΑΚ0:15>和存储体激活信号RACT〈0:15>来产生用于与存储体选择信号ΒΑΚ0:15>相对应的存储体的激活操作的激活操作信号ACTD，或者用于隐含预充电操作的隐含信号IMPRE。当与存储体选择信号ΒΑΚ0:15>相对应的存储体当前被激活时，半导体存储器件1000产生隐含信号MPRE、并且对该存储体执行隐含预充电操作。半导体存储器件1000可以在经过第一延迟时间之后将激活操作信号ACTD激活、并且对该存储体执行激活操作。半导体存储器件1000可以接收为第一激活信号ACT的激活命令，基于隐含信号頂PRE来执行预充电操作，以及在经过第一延迟时间之后执行激活操作。当将当前处于激活状态的存储体的另一字线激活时，半导体存储器件1000可以基于一个激活命令来执行预充电操作和激活操作二者。通常，半导体存储器件需要预充电命令和激活命令来执行预充电操作和激活操作。因此，该半导体存储器件1000可以利用有限的命令用带宽来平稳地执行数据存取操作。
[0054]图2是图1中所示的存储体操作控制单元140的详图。
[0055]参见图2，存储体操作控制单元140可以包括:隐含信号发生单元141、延迟单元142、激活操作信号输出单元143和地址传输单元144。
[0056]隐含信号发生单元141可以接收存储体选择信号BAI〈0:15>、存储体激活信号RACT〈0:15>和第一激活信号ACT。隐含信号发生单元141可以基于存储体选择信号ΒΑΚ0:15>、存储体激活信号RACT〈0:15>和第一激活信号ACT来产生隐含信号頂PRE。隐含信号发生单元141可以接收存储体选择信号ΒΑΚ0:15>和存储体激活信号RACT〈0:15>。隐含信号发生单元141可以接收第一激活信号ACT，并且如果与存储体选择信号ΒΑΚ0:15>相对应的存储体的存储体激活信号RACT〈0:15>被激活，则可以将隐含信号IMPRE激活。因而，当基于存储体选择信号ΒΑΚ0:15>选中的存储体的存储体激活信号RACT〈0:15>被激活、且第一激活信号ACT被接收到时，隐含信号发生单元141可以将隐含信号頂PRE激活。与存储体选择信号ΒΑΚ0:15>相对应的存储体的存储体激活信号RACT〈0:15>的激活意味着该存储体已经执行了激活操作，以及接收第一激活信号ACT意味着在对存储体执行了预充电操作之后需要执行激活操作。此外，当与基于存储体选择信号ΒΑΚ0:15>选中的存储体相对应的存储体激活信号RACT〈0:15>被去激活、且第一激活信号ACT被接收到时，隐含信号IMPRE可以被去激活。与存储体选择信号ΒΑΚ0:15>相对应的存储体的存储体激活信号RACT〈0:15>的去激活意味着存储体还未执行激活操作，并且接收第一激活信号ACT意味着需要对存储体执行正常激活操作。
[0057]延迟单元142可以在经过第一延迟时间之后响应于隐含信号頂PRE来将第二激活信号IMACT激活。延迟单元142接收设置信号TRP〈0:4>、产生隐含信号頂PRE、以及产生第二激活信号IMACT(为延迟了第一延迟时间的信号)。延迟单元142可以将第二激活信号IMACT输出至激活操作信号输出单元143和地址传输单元144。
[0058]激活操作信号输出单元143可以接收第一激活信号ACT、第二激活信号IMACT和隐含信号MPRE。激活操作信号输出单元143可以基于隐含信号頂PRE来产生激活操作信号ACTD。当隐含信号頂PRE被去激活、且第一激活信号ACT或者第二激活信号IMACT被激活时，激活操作信号输出单元143可以输出激活的激活操作信号ACTD。此外，当隐含信号IMPRE被激活时，尽管第一激活信号ACT或者第二激活信号IMACT被激活，激活操作信号输出单元143也可以将激活操作信号ACTD去激活。
[0059]地址传输单元144接收隐含信号頂PRE，并且当隐含信号頂PRE被激活时，地址传输单元144可以锁存第一存储体地址LARA〈15:18>和第一行地址TLA〈0:14>。随后，地址传输单元144可以接收第二激活信号IMACT，并且当第二激活信号IMACT被激活时，地址传输单元144可以将锁存的第一存储体地址LARA〈15:18>和锁存的第一行地址TLA〈0:14>分别作为第二存储体地址ILARA〈15:18>和第二行地址ITLA〈0:14>输出。因而，地址传输单元144可以在基于隐含信号頂PRE执行预充电操作之前暂时地储存输入的第一存储体地址LARA〈15:18>和第一行地址TLA〈0:14>。地址传输单元144可以随着第二激活信号IMACT将第一存储体地址LARA〈15:18>和第一行地址TLA〈0:14>作为第二存储体地址ILARA〈15:18>和第二行地址ITLA〈0:14>输出。
[0060]图3是用于描述图1和图2中所示的半导体存储器件的操作的时序图。
[0061]参见图3，外部地址RA〈0:5>可以与时钟信号CLK同步地输入。在T1时刻处，第一激活信号ACT可以与存储体地址ΒΑ0和行地址A0 —起输入。在T3时刻处，第一激活信号ACT可以与存储体地址BA1和行地址A1 —起输入。在T5时刻处，第一激活信号ACT可以与存储体地址BA2和行地址A2 —起输入。
[0062]由于与第一存储体相对应的存储体激活信号RACT〈0>在T1时刻处处于逻辑低电平，所以在T1时刻处接收到的第一激活信号ACT可以是用于正常激活操作的信号。因此，激活操作信号ACTD被激活，以及存储体激活信号RACT〈0>可以被激活成逻辑高电平。存储体激活单元160可以接收存储体地址ΒΑ0，以及行地址锁存器单元170可以接收行地址A0。第一存储体的与行地址A0相对应的字线基于激活的存储体激活信号RACT〈0>来执行激活操作。
[0063]图3中所示的内部存储体地址INT_BA和行地址INT_RADD分别表示用于产生图1中所示的存储体选择信号的存储体地址、和用于产生行选择信号的行地址锁存器单元170的行地址。
[0064]由于与第二存储体相对应的存储体激活信号RACT〈1>在T3时刻处处于逻辑高电平，所以在T3时刻处接收到的第一激活信号ACT可以表示存储体已经处于激活状态。因此，存储体操作