所述内部预充电信号来将所述存储体激活信号去激活，或者基于所述第一激活操作信号和所述第二激活操作信号来将所述存储体激活信号激活。
[0098]技术方案10.如技术方案6所述的半导体存储器件，还包括:
[0099]接口单元，其适于接收外部地址和外部时钟信号，并且输出命令识别信号、行地址和存储体地址；以及
[0100]命令解码器，其适于将所述命令识别信号解码、并且输出所述第一激活信号。
[0101]技术方案11.如技术方案8所述的半导体存储器件，其中，所述存储体操作控制单元包括:
[0102]隐含信号发生单元，其适于基于与所述存储体信息相对应的存储体的所述存储体激活信号来产生所述隐含信号；
[0103]延迟单元，其适于接收所述隐含信号并且在经过所述预定的时间之后将第二激活信号激活；
[0104]激活操作信号输出单元，其适于:根据所述隐含信号，基于所述第一激活信号或通过将所述隐含信号延迟所述预定的时间而获得的第二激活信号来产生用于所述存储体的激活操作信号；以及
[0105]地址传输单元，其适于:基于所述隐含信号来暂时地储存所述行地址和所述存储体地址，并且基于所述第二激活信号来输出所述行地址和所述存储体地址。
[0106]技术方案12.如技术方案10所述的半导体存储器件，还包括:
[0107]行地址锁存器单元，其适于基于所述激活操作信号来锁存从所述接口单元或者所述地址传输单元传送的所述行地址；以及
[0108]存储体地址解码器，其适于将从所述接口单元或者所述地址传输单元传送的所述存储体地址解码，以及产生存储体选择信号。
[0109]技术方案13.如技术方案12所述的半导体存储器件，其中，所述存储体信息包括所述存储体选择信号。
[0110]技术方案14.如技术方案12所述的半导体存储器件，其中，所述预定的时间对应于行预充电时间。
[0111]技术方案15.—种半导体存储器件，包括:
[0112]多个存储体；
[0113]存储体操作控制单元，其适于:接收第一激活信号和存储体信息，并且基于所述第一激活信号和所述存储体信息来将第一激活操作信号激活，或者根据所述多个存储体之中的与所述存储体信息相对应的存储体在所述第一激活信号和所述存储体信息被接收到之前是否被激活，基于所述第一激活信号和所述存储体信息来将用于与所述存储体信息相对应的存储体的预充电操作的隐含信号激活、并且接着在经过预定的时间之后将第二激活操作信号激活；
[0114]内部预充电信号发生单元，其适于基于预充电信号或者所述隐含信号来产生内部预充电信号；以及
[0115]存储体激活单元，其适于基于所述第一激活操作信号或者所述第二激活操作信号来将存储体激活信号激活，以及基于所述内部预充电信号来将所述存储体激活信号去激活。
[0116]技术方案16.如技术方案15所述的半导体存储器件，其中，当与所述存储体信息相对应的存储体被去激活时，所述存储体操作控制单元将所述第一激活操作信号激活，以及
[0117]当与所述存储体信息相对应的存储体被激活时，所述存储体操作控制单元将所述隐含信号和所述第二激活操作信号激活。
[0118]技术方案17.如技术方案15所述的半导体存储器件，还包括:
[0119]接口单元，其适于接收外部地址和外部时钟信号，并且输出命令识别信号、行地址和存储体地址；以及
[0120]命令解码器，其适于将所述命令识别信号解码、并且输出所述第一激活信号和所述预充电信号。
[0121]技术方案18.如技术方案17所述的半导体存储器件，其中，所述存储体操作控制单元包括:
[0122]隐含信号发生单元，其适于基于与所述存储体信息相对应的所述存储体的所述存储体激活信号来产生所述隐含信号；
[0123]延迟单元，其适于接收所述隐含信号，并且在经过所述预定的时间之后将所述第二激活信号激活；
[0124]激活操作信号输出单元，其适于:根据所述隐含信号，基于所述第一激活信号或通过将所述隐含信号延迟所述预定的时间而获得的第二激活信号来产生用于存储体的激活操作信号；以及
[0125]地址传输单元，其适于基于所述隐含信号来暂时地储存所述行地址和所述存储体地址，以及基于所述第二激活信号来输出所述行地址和所述存储体地址。
[0126]技术方案19.如技术方案18所述的半导体存储器件，还包括:
[0127]行地址锁存器单元，其适于基于所述激活操作信号来锁存从所述接口单元或者所述地址传输单元传送的所述行地址；以及
[0128]存储体地址解码器，其适于将从所述接口单元或者所述地址传输单元传送的所述存储体地址解码，并且产生存储体选择信号。
[0129]技术方案20.如技术方案15所述的半导体存储器件，其中，所述预定的时间对应于行预充电时间。
【主权项】
1.一种存储体控制电路，包括: 隐含信号发生单元，其适于基于与多个存储体之中的处于激活状态的存储体相对应的第一激活信号来将隐含信号激活；以及 延迟单元，其适于将所述隐含信号延迟预定的时间， 其中，与所述第一激活信号相对应的所述存储体基于所述隐含信号被预充电，并且基于延迟的隐含信号被再次激活。2.如权利要求1所述的存储体控制电路，还包括: 激活操作信号输出单元，其适于根据所述隐含信号，基于所述第一激活信号或将所述隐含信号延迟预定的时间而获得的第二激活信号来产生用于所述存储体的激活操作信号; 地址传输单元，其适于基于所述隐含信号来输出随着所述第一激活信号输入的地址。3.如权利要求2所述的存储体控制电路，其中，所述地址传输单元基于所述隐含信号来暂时地储存所述地址，以及根据所述第二激活信号来输出储存的地址。4.如权利要求1所述的存储体控制电路，其中，所述预定的时间对应于行预充电时间。5.如权利要求2所述的存储体控制电路，其中，当所述隐含信号被去激活时，所述激活操作信号输出单元基于所述第一激活信号和所述第二激活信号来将所述激活操作信号激活，以及 当所述隐含信号被激活时，所述激活操作信号输出单元将所述激活操作信号去激活。6.—种半导体存储器件，包括: 多个存储体； 存储体操作控制单元，其适于:接收第一激活信号和存储体信息，以及基于所述多个存储体之中的与所述存储体信息相对应的存储体是否被激活，将用于与所述存储体信息相对应的存储体的激活操作的第一激活操作信号激活、或者将用于所述存储体的预充电操作的隐含信号激活并且接着在经过预定的时间之后将用于所述存储体的激活操作的第二激活操作信号激活； 内部预充电信号发生单元，其适于基于预充电信号或者所述隐含信号来产生内部预充电信号；以及 存储体激活单元，其适于:基于所述第一激活操作信号来将所述多个存储体之中的处于去激活状态的存储体激活，或者基于所述内部预充电信号来将所述多个存储体之中的处于激活状态的存储体去激活并且然后基于所述第二激活操作信号来将去激活的存储体激活。7.如权利要求6所述的半导体存储器件，其中，所述存储体操作控制单元当与所述存储体信息相对应的存储体被去激活时将所述第一激活操作信号激活，以及 所述存储体操作控制单元在经过所述预定的时间之后将所述第二激活操作信号激活，以及当与所述存储体信息相对应的存储体被激活时将所述隐含信号激活。8.如权利要求6所述的半导体存储器件，其中，所述存储体激活单元基于所述第一激活操作信号和所述第二激活操作信号、或者所述内部预充电信号来产生存储体激活信号，所述存储体激活信号表示与所述存储体信息相对应的存储体是否被激活。9.如权利要求8所述的半导体存储器件，其中，所述存储体激活单元基于所述内部预充电信号来将所述存储体激活信号去激活，或者基于所述第一激活操作信号和所述第二激活操作信号来将所述存储体激活信号激活。10.一种半导体存储器件，包括: 多个存储体； 存储体操作控制单元，其适于:接收第一激活信号和存储体信息，并且基于所述第一激活信号和所述存储体信息来将第一激活操作信号激活，或者根据所述多个存储体之中的与所述存储体信息相对应的存储体在所述第一激活信号和所述存储体信息被接收到之前是否被激活，基于所述第一激活信号和所述存储体信息来将用于与所述存储体信息相对应的存储体的预充电操作的隐含信号激活、并且接着在经过预定的时间之后将第二激活操作信号激活； 内部预充电信号发生单元，其适于基于预充电信号或者所述隐含信号来产生内部预充电信号；以及 存储体激活单元，其适于基于所述第一激活操作信号或者所述第二激活操作信号来将存储体激活信号激活，以及基于所述内部预充电信号来将所述存储体激活信号去激活。
【专利摘要】一种存储体控制电路包括：隐含信号发生单元，其适于基于与在多个存储体之中的处于激活状态的存储体相对应的第一激活信号来将隐含信号激活；以及延迟单元，其适于将隐含信号延迟预定的时间，其中，与第一激活信号相对应的存储体基于隐含信号被预充电，并且基于延迟的隐含信号被再次激活。
【IPC分类】G11C7/22
【公开号】CN105321548
【申请号】CN201510009649
【发明人】李贤圣
【申请人】爱思开海力士有限公司
【公开日】2016年2月10日
【申请日】2015年1月8日
【公告号】US20160035400