200可以基于从多个存储块测量出的单元电流值来计算参考单元电流值。
[0051]在以下描述根据一个实施例的半导体器件的操作方法。
[0052]图4是示出根据一个实施例的半导体器件的操作方法的流程图。
[0053]参照图1和图4，在步骤S410处可以确定参考单元电流值。可以通过电流测量电路200来确定参考单元电流值。为了确定参考单元电流值，电流测量电路200可以经由位线BL来从位于存储阵列110的中间的存储块110B1至110B3测量单元电流值。
[0054]存储器件100的操作电路120至140可以将操作电压施加至选定存储块I1Bl，使得电流测量电路200可以测量选定存储块110B1的单元电流值。例如，操作电路120至140可以将例如0.5V至1.5V的第一正电压施加至选定存储块110B1的位线BL、将例如OV的接地电压施加至公共源极线以及将例如4.5V至5.5V的第二正电压施加至存储单元的字线和选择晶体管的选择线。电流测量电路200可以测量从位线BL流到公共源极线的电流量(即，单元电流值)。
[0055]通过使用大体上相同的方法，可以测量位于存储单元阵列110的中间的剩余存储块110B2和110B3的单元电流值。被选择用于确定参考单元电流值的存储块的数目可以变化。可以基于测量出的单元电流值来确定参考单元电流值。例如，单元电流值的平均值可以是参考单元电流值。
[0056]在步骤S420处可以测量选定存储块的单元电流值。测量出的单元电流值与参考单元电流值之间的差异可以被检查，并且用于选择晶体管或存储单元的编程条件可以被改变以反映差异。单元电流值可以在包括在存储块中的存储单元和选择晶体管处于其中阈值电压是大约2V的擦除状态时被测量。
[0057]例如，当第一存储块110A1被选择时，操作电路120至140可以将例如0.5V至1.5V的第一正电压施加至选定存储块110A1的位线BL、将例如OV的接地电压施加至公共源极线以及将例如4.5V至5.5V的第二正电压施加至存储单元的字线和选择晶体管的选择线。电流测量电路200可以测量从位线BL流到公共源极线的电流量(即，单元电流值)。
[0058]在步骤S430处可以确定用于阈值电压的补偿值。例如，电流测量电路200可以基于在S410处由电流测量电路200确定的参考单元电流值以及在S420处从选定存储块110A1测量出的单元电流值来确定补偿值。
[0059]在步骤S440处，可以基于用于阈值电压的补偿值来执行编程循环。更具体地，例如，操作电路120至140可以对选择晶体管执行编程循环，使得基于从选定存储块110A1测量出的单元电流值与参考单元电流值之间的差异而在选择晶体管的阈值电压与目标阈值电压之间可以发生差异。关于补偿值的信息可以被提供至存储器件100(例如，控制电路120)。控制电路120可以基于关于补偿值的信息来控制电压供应电路130和读取/写入电路140。例如，当编程验证操作在编程操作之后被执行时，位线BL的预充电电平或位线电压的感测条件可以基于补偿值而改变。
[0060]操作电路120至140可以基于补偿值来对漏极选择晶体管执行编程操作，或对漏极选择晶体管和源极选择晶体管执行编程循环。此外，当对存储单元执行编程循环时，操作电路120至140可以基于补偿值来改变用于存储单元的编程循环的条件。每个存储块的补偿值可以被储存在预定存储块中。
[0061]当测量出的单元电流值大于参考单元电流值时，可以对选择晶体管执行编程循环以将选择晶体管的阈值电压降低到小于目标阈值电压。在另一方面，当单元电流值大于参考单元电流值时，可以对选择晶体管执行编程循环，使得选择晶体管的阈值电压可以大于目标阈值电压。
[0062]位于存储阵列的边缘处的存储块110A1、110A2、110C1和110C2的单元电流值可以低于存储阵列的中心处的存储块110B1至110B3的单元电流值。因此，包括在具有较低的单元电流值的存储块110A1、110A2、110C1和110C2中的选择晶体管的阈值电压可被增大。尽管其阈值电压被增大，但是其操作特性可以与位于存储阵列110的中间的存储块110B1至110B3的操作特性相同，并且泄漏电流特性可以被改善，使得存储块110A1、110A2、110C1和110C2的编程干扰特性可以被改善。
[0063]在步骤S450处可以判断选定存储块110A1是否为最后块。在步骤S460处，当选定存储块110A1不是最后存储块时，下一个存储块110A2可以被选择。随后，步骤S420至S440可以如上所述地被实行以对包括在选定存储块110A2中的选择晶体管执行编程循环。操作可以在基于补偿值来对包括在所有存储块中的选择晶体管执行编程循环时终止。
[0064]如上所述，通过基于补偿值来改变用于对存储块的编程循环的条件，可以获得一致的电特性，并且可以改善操作可靠性。
[0065]图5是示出根据一个实施例的存储系统500的示意框图。
[0066]参照图5，存储系统500可以包括非易失性存储器件520和存储器控制器510。
[0067]非易失性存储器件520可以对应于以上参考图1描述的半导体器件。存储器控制器510可以控制非易失性存储器件520。包括非易失性存储器件520和存储器控制器510的存储器件500可以用作存储卡或固态磁盘/驱动器(SSD)。SRAM 511可以用作处理单元512的操作存储器。主机接口 513可以包括耦接至存储系统500的主机的数据交换协议。错误校正块514可以检查并校正从非易失性存储器件520读取的数据中的错误。存储器接口 515可以与非易失性存储器件520接口。处理单元512可以执行用于数据交换的控制操作。
[0068]存储系统500还可以包括用于储存用来与主机等接口的编码数据的R0M(未示出)。非易失性存储器件520可以被设置在包括快闪存储芯片的多芯片封装体中。根据一个实施例的存储系统500可以用作具有低错误概率(S卩，高可靠性)的储存介质。快闪存储器件可以被用在存储系统(诸如，SSD)中。存储器控制器510可以通过各种接口协议(诸如，USB、MMC, PC1-E、SATA、PATA、SCS1、ESDI和IDE等)中的一种来与外部设备(例如，主机)通信。
[0069]图6是示出用于执行编程操作的融合式存储器件或融合式存储系统的示意框图。例如，本发明可以应用至作为融合式存储器件的OneNAND快闪存储器件600。
[0070]OneNAND快闪存储器件600可以包括:主机接口 610，用于使用不同的协议来与设备交换信息；缓冲RAM 620，用于嵌入用于驱动存储器件的编码或储存数据；控制器630，用于响应于从外部设备输入的控制信号和命令来控制读取、编程以及每一种状态；寄存器640，用于储存用于在存储器件中定义命令、地址以及系统操作环境的数据(诸如，配置)；以及NAND单元阵列650，具有包括非易失性存储单元和页缓冲器的操作电路。OneNAND快闪存储器件600可以响应于来自主机的写入请求而基于一般方法来编程数据。
[0071]图7是示出根据本发明的一个实施例的包括快闪存储器712的计算系统的示意图。
[0072]根据实施例的计算系统700可以包括电连接至系统总线760的微处理器720、RAM730、用户接口 740、调制解调器750 (诸如，基带芯片级)以及存储系统710。在计算系统700是移动设备的情况下，还可以设置用于供应计算系统700的操作电压的电池(未示出)。根据实施例的计算系统700还可以包括应用芯片组、相机图像处理器CIS、移动DRAM等。存储系统710可以包括使用用于储存数据的非易失性存储器的SSD。存储系统710可以被应用至融合式快闪存储器(例如，OneNAND快闪存储器)。
[0073]根据实施例，电特性可以通过改变用于所指定的存储块的操作条件来改善。
[0074]对于本领域技术人员来说将明显的是，在不脱离本发明的精神或范畴的情况下，能够对本发明的上述示例性实施例进行各种修改。因此，假设此种修改落入所附的权利要求及其等同物的范畴内，则本发明旨在涵盖所有此种修改。
[0075]通过以上实施例可以看出，本发明提供以下技术方案。
[0076]技术方案1.一种半导体器件，包括:
[0077]存储阵列，包括存储块；以及
[0