专利名称：集成电路晶片组件化的构装的制作方法
技术领域：
本实用新型与晶片构装有关，具体地是指一种集成电路晶片组件化的构装。
上述的构装结构1，因该容室5的底部必须同时容装晶片3以及承载体2的焊垫6，且该晶片3与该容室5的壁面之间，必须提供足够的空间供打线器活动，以致该容室5底部的面积，将远大于该晶片3本身的面积，如此一来，对于现行电子产品对“轻、薄、短、小”的体积要求而言，为一项阻碍。
且为符合消费者追求更快逻辑运算速度的需求，以单一晶片往往无法提供如此强大的功能以供消费者所需，而必须由多数个晶片以串连的方式形成组件方能提供如此强大的需求，但，如以上述晶片的构装来形成组件，则势必须将多数个晶片构装1并列连接于一电路板8上(如图2所示)，而如此势必将占用更多电路板上的面积空间，而使电路板的面积必须随之加大加宽方够运用，于此，对现今科技的发展要求而言，便如同走回头路般的可悲，于是，如何以电路板上最小的面积，来达成晶片组件化的构装，进而取得最大的运算速度，为产业界现今最重要的课题。
本实用新型所提供一种集成电路晶片组件化的构装，包含有一第一晶片构装单元，该第一晶片构装单元包含有一第一承载体，该第一承载体具有一顶面、一底面及一容室；该容室具有一开口；该顶面上布设有多数的焊垫；至少一第一晶片，固设于该容室中，该第一晶片具有多数的焊垫；多数的焊线，分别电性连接于该第一承载体的焊垫与该第一晶片的焊垫上；一第一连接装置，电性连通于该第一承载体顶面的焊垫至该第一承载体的底面；一第二晶片构装单元，包含有一第二承载体、至少一第二晶片及一第二连接装置，该第二晶片置于该第二承载体中，该第二连接装置用以将该第二晶片电性连通于外；由将该第一、二晶片构装单元的第一、二连接装置，呈直接或间接的电性连通，而能达成晶片组件化的功效。
其中该第二承载体为一密封胶体，该第二连接装置为多数的金属接脚，各该金属接脚的一端与该第二晶片成电性连接，并将该第二晶片与该接脚一端密封于该密封胶体中，该金属接脚另一端则外露于该密封胶体的外，且弯折成为一预定的形状。
其中该第二承载体具有一顶面、一底面及一容室，该容室具有一开口，位于该顶面上，且该顶面于该开口周缘布设有多数的焊垫。
其中该各承载体的容室、底部及侧壁上设有一金属材质制成的防水层，各该晶片分别固设于该底部的防水层上。
其中该各该承载体可为塑胶、玻璃纤维、强化塑胶、陶瓷等材质所制成。
还具有一黏着物，可为硅树脂、环氧树脂、丙烯酸树脂、聚醯亚胺、低熔点的玻璃或双面胶带等材质制成，布设于其中一承载体的顶面，用以覆盖保护各该焊线与该承载体焊垫的衔接处。
还具有一基板，该基板为一封盖，其中该封盖可为不透明的塑胶、金属或透明的玻璃、塑胶等材质所制成的板状体，用以封闭住其中一承载体的容室开口以保护置于该容室内的晶片不受外力破坏或杂物污染。
其中该封盖还具有一凸缘与该承载体的外侧壁衔接，以增进该封盖的固接稳定性。
其中该封盖还具有一座体及一镜头，该座体固接于该承载体容室开口上，并具有一贯穿该座体顶底面的螺孔，而该镜头具有一筒体及封设于该筒体中的镜片，且该镜头利用螺纹锁合方式与该座体衔接，可方便调整该镜头至该晶片的距离。
其中该封盖还具有一通孔，该通孔对应该晶片位置，且该通孔中至少封设固定有一镜片。
还具有一基板，该基板为一电路板，其中该基板连接于该第一承载体的顶面上，而呈电性连通。
其中该等连接装置，为连通各该承载体顶面焊垫至各该承载体底面的多数贯孔。
各该连接装置包含有多数的金属接脚，各该接脚的一端分别与各该承载体的顶面焊垫电性连接，另一端则分别位于该承载体外部并弯折成预定形状。
图9是本实用新型第六较佳实施例的剖视图；
图10是本实用新型第七较佳实施例的剖视图图11是本实用新型第八较佳实施例的剖视园；图12是本实用新型第九较佳实施例的剖视图；图13是本实用新型第十较佳实施例的剖视图。
由上述的组合，该第一晶片构装单元11，其第一承载体14的容室14c底部14d仅供装置该第一晶片15，且焊线16的第二焊接点焊垫14g位于该第一承载体14顶面14a，为一开放的空间，可供打线器自由活动，因此该容室14c底部14d的面积，可尽其可能地缩小至与该第一晶片15的面积几乎相同，且由于该第一、二晶片构装单元11、12的连接装置17、12b，呈电性导通，而能在该电路板13a上以占用最小面积的方式形成组件，并获得多数晶片的逻辑运算速度。
请参阅图5，本实用新型第二较佳实施例所提供的集成电路晶片组件化的构装20，其主要包含有一第一晶片构装单元21、一第二晶片构装单元22及一基板23；该第一晶片构装单元21具有一第一承载体21a、一第一晶片21b、多数的焊线21c及一第一连接装置21d，其与前述实施例的差异在于该第二晶片构装单元22的构件及其组成方式，与该第一晶片构装单元21的构件及组成方式相同，而包含有一第二承载体22a、一第二晶片22b、多数的焊线22c及一第二连接装置22d；另外，该集成电路晶片组件化的构装50还具有一黏着物24，可为硅树脂(Silicones)、环氧树脂(Epoxies)、丙烯酸树脂(Acrylics)、聚醯亚胺(Polyamides)、低熔点的玻璃或双面胶带等材质所构成，该黏着物24布设于该第一或第二晶片构装单元21、22其中的一承载体的顶面上，(在本实施例中该黏着物24布设于该第一晶片构装单元21的顶面21e上)用以覆盖且保护各该焊线21c与该第一承载体21a焊垫(图未示)的衔接处；再者，该基板23为一封盖23a，该封盖23a可为不透明的塑胶、金属或透明的玻璃、塑胶等材质所制成的板状体，该封盖23a的一面是与该黏着物24固接，用以封闭住该第一承载体21a容室21g的开口21h，以保护置于该容室21g内的第一晶片21b不受外力破坏或杂物污染；以上便为该集成电路晶片组件化的构装20的各构件介绍，再将该第一、二晶片构装单元21、22，以该结合有封盖23a的单元21为上，另一单元22为下的方式堆叠，使第一晶片构装单元21的底面21i贯孔21j，抵接于该第二晶片构装单元22的顶面22e焊垫(图未示)，由此，当该组件化的构装20欲组装于一外界的电路板25上时，可由焊锡26衔接各该第一、二晶片构装单元21、22的贯孔21j、22f，使该电路板25上布设的线路(图中未示)可与该第一及第二晶片21b、22b电性导通，使该组件化的构装20可以单一晶片构装的面积设于该电路板25上而获得多数晶片的逻辑运算速度效果。
请参阅图6，本实用新型第三较佳实施例所提供的集成电路晶片组件化的构装30，其主要包含有一第一晶片构装单元31、一第二晶片构装单元32、一黏着物33及一基板34；该第一晶片构装单元31具有一第一承载体31a、一第一晶片31b、多数的焊线35及一第一连接装置31c；该第二晶片构装单元32具有一第二承载体32a、一第二晶片32b、一第二连接装置32c及多数的焊线35，其与前述实施例的差异在于该基板34为一封盖34a，该封盖34a具有一凸缘34b与该第一承载体31a的外侧壁衔接，以增进该封盖34a的固接稳定性；请参阅图7，本实用新型第四较佳实施例所提供的集成电路晶片组件化的构装40，其主要包含有一第一晶片构装单元41、一第二晶片构装单元42、一黏着物43及一基板44；该第一晶片构装单元41具有一第一承载体41a、一第一晶片41b、多数的焊线45及一第一连接装置41c；该第二晶片构装单元42具有一第二承载体42a、一第二晶片42b、多数的焊线45及一第二连接装置42c；其与前述实施例的差异在于该等承载体41a、42a的容室41d、42d底部41e、42e及侧壁41f、42f上分别设有一金属材质制成的防水层41g、42g，而该等晶片41b、42b分别固设于该底部41e、42e的防水层41g、42g上；而该等连接装置41c、42c于本实施例中，分别包含有连通各该承载体41a、42a顶面焊垫(图中未示)至各该承载体41a、42a底面的多数贯孔41h、42h，并由一焊锡46衔接各该第一、二晶片构装单元41、22的贯孔41h、42h，使该第一及第二晶片41b、42b间呈电性导通。
由上述的组合，该第一、二晶片构装单元41、42的防水层41g、42g可有效地阻隔水气进入各该容室41d、42d中，并可提供良好的散热效果，且各该承载体41a、42a可采用价格较低廉的塑胶材质制成，以降低成本。
请参阅图8，本实用新型第五较佳实施例所提供的集成电路晶片组件化的构装50，其主要包含有一第一晶片构装单元51、一第二晶片构装单元52、一黏着物53及一基板54；该第一晶片构装单元51具有一第一承载体51a、一第一晶片51b、多数的焊线55及一第一连接装置51c；该第二晶片构装单元52具有一第二承载体52a、一第二晶片52b、多数的焊线55及一第二连接装置52c；其与前述实施例的差异在于该基板54为一封盖541，该封盖541具有一座体542及一镜头543，该座体542与该黏着物53固接，并具有一贯穿该座体542顶底面的螺孔544；而该镜头543具有一筒体545及封设于该筒体545中的镜片546，且该镜头543利用螺纹锁合方式与该座体542衔接，可方便调整该镜头543至该晶片51b的距离焦距，当然也可采用它种方式与该座体542固接；其次，该等连接装置51c、52c，于本实施例中分别包含有多数的金属接脚51d、52d，各该接脚51d、52d的一端51e、52e分别与各该承载体51a、52a的顶面焊垫(图中未示)电性连接，接脚另一端51f、52f则分别位于各该承载体51a、52a的外部并弯折成预定形状。
请参阅图9，本实用新型第六较佳实施例所提供的集成电路晶片组件化的构装60，其主要包含有一第一晶片构装单元61、一第二晶片构装单元62、一黏着物63及一基板64；该第一晶片构装单元61具有一第一承载体61a、一第一晶片61b、多数焊线65及一第一连接装置61c；该第二晶片构装单元62具有一第二承载体62a、一第二晶片62b、多数的焊线65及一第二连接装置62c；其与前述实施例的差异在于该基板64为一封盖641，该封盖641具有一通孔642，该通孔642对应该晶片61b的位置，且该通孔642中至少封设固定有一镜片643。
请参阅图10，是本实用新型第七较佳实施例所提供的集成电路晶片组件化的构装70，其主要包含有一第一晶片构装单元71、一第二晶片构装单元72、一黏着物73及一基板74；该第一晶片构装单元71具有一第一承载体71a、一第一晶片71b、多数的焊线75及一第一连接装置71c；该第二晶片构装单元72具有一第二承载体72a、一第二晶片72b、多数的焊线75及一第二连接装置72c；其与前述实施例的差异在于该基板74为一电路板741，可将该第一晶片构装单元71的第一承载体71a顶面71d固接于该电路板741上，该第二晶片构装单元72的第二承载体72a顶面72d连接于该第一晶片构装单元71的第一承载体71a底面71e，且各该连接装置71c、72c相互导通并由一焊锡76连接而与该电路板741呈电性连通；在此特别补充说明，由于该第一、二晶片构装单元71、72的构装及组成为相同，因此也可由该第二晶片构装单元72的顶面72d连接于该电路板741上，也可达到同样的效果。
请参阅图11，本实用新型第八较佳实施例所提供的集成电路晶片组件化的构装80，其主要包含有一第一晶片构装单元81、一第二晶片构装单元82、一黏着物83及一基板84；该第一晶片构装单元81具有一第一承载体81a、一第一晶片81b、多数的焊线85及一第一连接装置81c该第二晶片构装单元82具有一第二承载体82a、一第二晶片82b、多数的焊线85及一第二连接装置82c；其与前述实施例的差异在于该基板84为一电路板841，连接于该第一承载体81a的底面上而与该第一晶片81b呈电性连通；其中该第二承载体82a具有一开口向上的容室82d，该容室82d的底部布设有预定数量及形态的焊垫82e，该第二晶片82b则黏着固接于该容室82d底部的中央位置上，并由焊线85与各该焊垫82e电性连接，再以一封盖86封抵住该第二承载体82a容室82d的开口；并以其底面82f连接于该第一承载体82a的顶面上而电性连通。
请参阅图12，本实用新型第九较佳实施例所提供的集成电路晶片组件化的构装90，其主要包含有一第一晶片构装单元91、一第二晶片构装单元92、一黏着物93及一基板94；其与前述实施例的差异在于该基板94为一封盖941，并由该黏着物93封合于该第一晶片构装单元91的第一承载体91a顶面91b上；该第一晶片构装单元91以其第一承载体91a的底面91c直接与该第二晶片构装单元92的第二承载体92a的底面92c连接，并由该第一、二晶片构装单元91、92的第一、二连接装置91d、92d而使该第一晶片91e与该第二晶片92e间呈电性导通；再以该第二承载体92a的顶面92b电性连接于一外界的电路板942上。
请参阅图13，本实用新型第十较佳实施例所提供的集成电路晶片组件化的构装95，其主要包含有一第一晶片构装单元96、一第二晶片构装单元97及一基板98；其与前述实施例的差异在于该第一晶片构装单元96以其第一承载体96a的顶面96b直接与该第二晶片构装单元97的第二承载体97a的顶面97b连接，并由该第一、二晶片构装单元96、97的第一、二连接装置96c、97c而使该第一晶片96d与该第二晶片97d间呈电性导通；该基板98为一电路板981，由一焊锡99而与该第一、二连接装置96c、97c连接，并呈电性导通。
另，为避免贵审查委员对本实用新型中晶片由焊线与承载体上所布设的焊垫导通的方式产生疑虑，在此特别说明如下；一般当将该晶片置入于容室内，并由焊线连接于承载体上所布设焊垫后，会采用有二种方式将其晶片封闭；其一种是在该容室中铺设一封胶而该晶片完全封闭，而仅由焊线与容室外的承载体焊垫连接，并再由一外界的电路板或封盖将焊线与焊垫压合，而可将该晶片由焊线与焊垫的连接而电性导通于外，并可封闭该容室以避免容室内的晶片受到污染或破坏；另一种则是在该容室的开口外连结一薄板或薄膜，并使该薄板将该焊线压合于该承载体的焊垫上，并再由一锡膏(或锡球)将该承载体上的焊垫连接于一外部的电路板或封盖上，而可由锡膏将该晶片由焊线而电性导通于该承载体或外界的电路板上，并可封闭该容室以避免容室内的晶片受到污染或破坏，且由于该锡膏的高度是高于该薄板的高度，而不致影响或干涉整体构装时的品质。
综上所述，本实用新型集成电路晶片组件化的构装，确实具有多重晶片运算速度且占用电路板的面积缩小的优点，足以解决习用技术的缺点，实具其进步实用性，且使用上的方便。
权利要求1.一种集成电路晶片组件化的构装，包含有一第一晶片构装单元，该第一晶片构装单元包含有一第一承载体，该第一承载体具有一顶面、一底面及一容室；该容室具有一开口；该顶面上布设有多数的焊垫；至少一第一晶片，固设于该容室中，该第一晶片具有多数的焊垫；多数的焊线，分别电性连接于该第一承载体的焊垫与该第一晶片的焊垫上；一第一连接装置，电性连通于该第一承载体顶面的焊垫至该第一承载体的底面；一第二晶片构装单元，包含有一第二承载体、至少一第二晶片及一第二连接装置，该第二晶片置于该第二承载体中，该第二连接装置用以将该第二晶片电性连通于外；由将该第一、二晶片构装单元的第一、二连接装置，呈直接或间接的电性连通，而能达成晶片组件化的功效。
2.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，其中该第二承载体为一密封胶体，该第二连接装置为多数的金属接脚，各该金属接脚的一端与该第二晶片成电性连接，并将该第二晶片与该接脚一端密封于该密封胶体中，该金属接脚另一端则外露于该密封胶体之外，且弯折成为一预定的形状。
3.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，其中该第二承载体具有一顶面、一底面及一容室，该容室具有一开口，位于该顶面上，且该顶面于该开口周缘布设有多数的焊垫。
4.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，其中该各承载体的容室、底部及侧壁上设有一金属材质制成的防水层，而各该晶片分别固设于该底部的防水层上。
5.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，其中该各该承载体，可为塑胶、玻璃纤维、强化塑胶、陶瓷等材质制成。
6.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，其中还具有一黏着物，可为硅树脂、环氧树脂、丙烯酸树脂、聚醯亚胺、低熔点的玻璃或双面胶带等材质制成，而布设于其中一承载体的顶面，用以覆盖保护各该焊线与该承载体焊垫的衔接处。
7.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，其中还具有一基板，该基板为一封盖。
8.依据权利要求7所述集成电路晶片组件化的构装，其特征在于，其中该封盖可为不透明的塑胶、金属或透明的玻璃、塑胶等材质所制成的板状体，用以封闭住其中一承载体的容室开口以保护置于该容室内的晶片不受外力破坏或杂物污染。
9.依据权利要求7所述集成电路晶片组件化的构装，其特征在于，其中该封盖还具有一凸缘与该承载体的外侧壁衔接，以增进该封盖的固接稳定性。
10.依据权利要求7所述集成电路晶片组件化的构装，其特征在于，其中该封盖还具有一座体及一镜头，该座体固接于该承载体容室开口上，并具有一贯穿该座体顶底面的螺孔，而该镜头具有一筒体及封设于该筒体中的镜片，且该镜头利用螺纹锁合方式与该座体衔接，可方便调整该镜头至该晶片的距离。
11.依据权利要求7所述集成电路晶片组件化的构装，其特征在于，其中该封盖还具有一通孔，该通孔对应该晶片位置，且该通孔中至少封设固定有一镜片。
12.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，其中还具有一基板，该基板为一电路板。
13.依据权利要求12所述集成电路晶片组件化的构装，其特征在于，其中该基板连接于该第一承载体的顶面上，呈电性连通。
14.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，其中该等连接装置，为连通各该承载体顶面焊垫至各该承载体底面的多数贯孔。
15.依据权利要求1所述集成电路晶片组件化的构装，其特征在于，各该连接装置包含有多数的金属接脚，各该接脚的一端分别与各该承载体的顶面焊垫电性连接，另一端则分别位于该承载体外部并弯折成预定形状。
专利摘要一种集成电路晶片组件化的构装,包含有:一第一晶片构装单元,该第一晶片构装单元包含有一第一承载体,该第一承载体具有一顶面、一底面及一容室;该容室具有一开口;该顶面上布设有多数的焊垫;至少一第一晶片,固设于该容室中,该第一晶片具有多数的焊垫;多数的焊线,分别电性连接于该第一承载体的焊垫与该第一晶片的焊垫上;一第一连接装置,电性连通于该第一承载体顶面的焊垫至该第一承载体的底面;一第二晶片构装单元,包含有一第二承载体、至少一第二晶片及一第二连接装置,该第二晶片置于该第二承载体中,该第二连接装置用以将该第二晶片电性连通于外。由此提供晶片组件化的构装,可大幅缩小其套体组件构装的体积。
文档编号H01L21/98GK2498740SQ0125897
公开日2002年7月3日 申请日期2001年8月31日 优先权日2001年8月31日
发明者吴澄郊, 陈信助 申请人:台湾沛晶股份有限公司