专利名称：侧面扩散金属氧化半导体晶体管的结构及其制作方法
技术领域：
本发明有关于一种高压操作的功率组件，特别有关一种侧面扩散金属氧化半导体(LDMOS)晶体管的闸极层与P型体的结构及其制作方法。
背景技术：
于现今半导体技术中，为了达成单芯片系统(single-chip system)的操作，是将控制器、内存、低压操作的电路以及高压操作的功率组件高度整合至单一芯片上，其中功率组件的研发种类包含有垂直式功率金属氧化半导体(VDMOS)晶体管、绝缘闸极双载子晶体管(IGBT)、侧面扩散金属氧化半导体(LDMOS)晶体管等几种，其研发目的在于提高电源转换效率来降低能源的损耗。特别是LDMOS晶体管可以应用于高压CMOS兼容制程，故成为当前较普遍的高压组件。
请参阅图1，其显示习知LDMOS晶体管的结构的剖面示意图。以一P型半导体硅基底10的高压组件区域为例，其表面上包含有一N型磊晶层12，且N型磊晶层12的内部包含有一浅沟隔离区域14是用来隔绝高压组件区域内的组件结构。一N+源极区域16是形成于N型磊晶层12内，且位于浅沟隔离区域14的一侧。一N+汲极区域18是形成于N型磊晶层12内，且位于浅沟隔离区域14的另一侧。一P型体(P-body)20是形成于N型磊晶层12内，且围绕于N+汲极区域16的侧壁与底部。一闸极绝缘层22是沉积于N型磊晶层12表面，且一闸极层24是定义形成于闸极绝缘层22的表面。其中，P型体20横向延伸至闸极层24底部的距离LD是定义为一有效的通道长度(channel length)。
请参阅图2，其显示习知LDMOS晶体管的闸极层与P型体的布局俯视图。由于闸极层24与P型体20的外围会形成一重迭区域用以提供有效的信道长度LD，因此必须精确控制闸极层24的宽度W、P型体20的宽度B以及重迭区域的宽度A，以确保LDMOS晶体管的电性表现。然而，习知技术受到尺寸缩小以及热预算的限制，常会使闸极层24与P型体20之间的重迭区域发生偏移现象，进而导致有效的通道长度LD过小或过大。
习知一种LDMOS晶体管技术，是先制作闸极层24的图案，再进行P型体20的离子布植与热处理步骤。但是当闸极层24的宽度W缩小至0.35μm或0.25μm时，在热预算(thermal budget)缩减的限制下，会使P型体20的直向、横向的扩散长度不足，则重迭区域的宽度A无法提供有效的通道长度LD。习知另一种LDMOS晶体管技术，是先制作P型体20的图案，再进行闸极层24的沉积、微影与蚀刻等步骤。但是，曝光制程的条件限制会使闸极层24产生偏移，进而影响闸极层24与P型体20之间的对准性，亦无法精确控制重迭区域的宽度A。
发明内容
有鉴于此，本发明的目的就在于提供一种LDMOS晶体管的闸极层与P型体的结构及其制作方法，可以精确控制闸极层与P型体的重迭区域宽度，以确保LDMOS晶体管的有效通道长度以及电性表现。
为达成上述目的，本发明提供一种LDMOS晶体管的结构，包括有一马蹄型的闸极层，是由一第一直向延伸区域、一第二直向延伸区域以及一横向延伸区域所连接构成。一第一源极区域是形成于该闸极层的第一直向延伸区域的左侧壁周围，一第二源极区域是形成于该闸极层的第二直向延伸区域的右侧壁周围，一汲极区域是形成于该闸极层的第一直向延伸区域以及第二直向延伸区域的间隙内。一第一P型体是环绕该第一源极区域的侧壁与底部，一第二P型体是环绕该第二源极区域的侧壁与底部。其中，该闸极层的第一直向延伸区域以及该第一P型体的外围形成一第一重迭区域，且该闸极层的第二直向延伸区域以及该第二P型体的外围形成一第二重迭区域。
图1显示习知LDMOS晶体管的结构的剖面示意图；图2显示习知LDMOS晶体管的闸极层与P型体的布局俯视图；图3显示本发明LDMOS晶体管的结构的剖面示意图；图4显示本发明LDMOS晶体管的闸极层与P型体的布局俯视图。
图号说明P型半导体硅基底-10；N型磊晶层-12；浅沟隔离区域-14；N+源极区域-16；N+汲极区域-18；P型体-20；闸极绝缘层-22；闸极层-24。
P型半导体硅基底-30；N型硅层-32；第一、第二浅沟隔离区域-34I、34II；第一、第二N+源极区域-36I、36II；
N+汲极区域-38；第一、第二P型体-40I、40II；闸极绝缘层-42；闸极层的第一直向延伸区域-44I；闸极层的第二直向延伸区域-44II；闸极层的横向延伸区域-44III。
具体实施例方式
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下图3显示本发明LDMOS晶体管的结构的剖面示意图，图4显示本发明LDMOS晶体管的闸极层与P型体的布局俯视图。
以一P型半导体硅基底30的高压组件区域为例，其表面上包含有一N型硅层32，其可为一N型磊晶层或一N型井层。N型硅层32的内部包含有一第一、第二浅沟隔离区域34I、34II是用来隔绝高压组件区域内的组件结构。一第一、第二N+源极区域36I、36II是形成于N型硅层32内，其中第一N+源极区域36I位于第一浅沟隔离区域34I的左侧，而第二N+源极区域36II位于第二浅沟隔离区域34II的右侧。一N+汲极区域38是形成于N型硅层32内，且位于第一、第二浅沟隔离区域34I、34II之间。一第一、第二P型体40I、40II是形成于N型硅层32内，且分别围绕于第一、第二N+源极区域36I、36II的侧壁与底部。一闸极绝缘层42是沉积于N型硅层32表面，且一闸极层44是定义形成于闸极绝缘层42的表面。在较佳实施例中，闸极层44的材质为多晶硅。
本发明的一特征在于，将闸极层44的图案设计成为一马蹄型，是由一第一直向延伸区域44I、一第二直向延伸区域44II以及一横向延伸区域44III所连接构成。其中，第一N+源极区域36I以及第一P型体40I均位于第一直向延伸区域44I的左侧周围的N型硅层32内，第二N+源极区域36II以及第二P型体40II均位于第二直向延伸区域44II的右侧周围的N型硅层32内，N+汲极区域38以及第一、第二浅沟隔离区域34I、34II是位于第一、第二直向延伸区域44I、44II之间的N型硅层32内。如此一来，第一P型体40I横向延伸至闸极层44I底部的距离LD1以及第二P型体40II横向延伸至闸极层44II底部的距离LD2的总合定义为一有效的通道长度LD，亦即LD＝LD1+LD2。
闸极层44的马蹄型图案的第一、第二直向延伸区域44I、44II的宽度均为W，第一、第二P型体40I、40II的宽度均为B，第一直向延伸区域44I与第一P型体40I的第一重迭区域的宽度为A1，第二直向延伸区域44II与第二P型体40II的第二重迭区域的宽度为A2。本发明的另一特征在于，同时提供两个重迭区域，若受到尺寸缩小以及热预算的限制而发生重迭区域偏移的现象，第一重迭区域的宽度A1以及第二重迭区域的宽度A2可达到互相补偿的功效，因此可精确维持A1+A2的总合，亦即确保重迭区域的总宽度A＝A1+A2。
由上述结构可知，当闸极层44的宽度W设计缩小至0.35μm或0.25μm时，在热预算(thermal budget)缩减的限制下，或是曝光制程的条件限制下，即使闸极层44产生图案偏移而影响闸极层44与P型体40之间的对准性，第一重迭区域的宽度A1以及第二重迭区域的宽度A2可互相补偿以维持重迭区域的总宽度A＝A1+A2，因此可以精确控制有效通道长度(LD＝LD1+LD2)，进而确保LDMOS晶体管的电性表现。
依据上述的LDMOS晶体管结构，本发明的一种制作方法是先制作闸极层44的马蹄型图案，再进行P型体40的离子布植与热处理步骤。本发明另一种制作方法，是先制作P型体40的图案，再进行闸极层44的马蹄型图案的沉积、微影与蚀刻等步骤。
权利要求
1.一种侧面扩散金属氧化半导体晶体管的结构，包括有一半导体硅基底，其表面区域具有一第一导电型；一马蹄型的闸极层，是形成于该半导体硅基底的表面上，该马蹄型的闸极层是由一第一直向延伸区域、一第二直向延伸区域以及一横向延伸区域所连接构成，其中该第一直向延伸区域连接于该横向延伸区域的左侧，且该第二直向延伸区域连接于该横向延伸区域的右侧；一具有该第一导电型的第一源极区域，是形成于该半导体硅基底的表面区域内，且位于该闸极层的第一直向延伸区域的左侧壁周围；一具有该第一导电型的第二源极区域，是形成于该半导体硅基底的表面区域内，且位于该闸极层的第二直向延伸区域的右侧壁周围；一具有该第一导电型的汲极区域，是形成于该半导体硅基底的表面区域内，且位于该闸极层的第一直向延伸区域以及第二直向延伸区域的间隙内；一具有第二导电型的第一离子扩散区，是形成于该半导体硅基底的表面区域内，且环绕该第一源极区域的侧壁与底部；以及一具有第二导电型的第二离子扩散区，是形成于该半导体硅基底的表面区域内，且环绕该第二源极区域的侧壁与底部；其中，该闸极层的第一直向延伸区域以及该第一离子扩散区域的外围形成一第一重迭区域，且该闸极层的第二直向延伸区域以及该第二离子扩散区域的外围形成一第二重迭区域。
2.根据权利要求1所述的侧面扩散金属氧化半导体晶体管的结构，其中该第一导电型为N型，则该第二导电型为P型。
3.根据权利要求1所述的侧面扩散金属氧化半导体晶体管的结构，其中该第一、第二离子扩散区为P+型。
4.根据权利要求1所述的侧面扩散金属氧化半导体晶体管的结构，更包括有一第一隔离区域，是形成于该半导体硅基底的表面区域内，且位于该闸极层的第一直向延伸区域的右侧壁周围；以及一第二隔离区域，是形成于该半导体硅基底的表面区域内，且位于该闸极层的第二直向延伸区域的左侧壁周围；其中，该汲极区域是位于该第一、第二隔离区域的间隙内。
5.根据权利要求1所述的侧面扩散金属氧化半导体晶体管的结构，其中该马蹄型的闸极层是一多晶硅层。
6.根据权利要求1所述的侧面扩散金属氧化半导体晶体管的结构，其中该半导体硅基底的表面区域是一N型磊晶层。
7.根据权利要求1所述的侧面扩散金属氧化半导体晶体管的结构，其中更包括有一闸极绝缘层，是形成于该闸极层与该半导体硅基底表面之间。
8.一种侧面扩散金属氧化半导体晶体管的制作方法，包括有下列步骤提供一半导体硅基底，其表面区域具有一第一导电型；形成一马蹄型的闸极层于该半导体硅基底的表面上，该马蹄型的闸极层是由一第一直向延伸区域、一第二直向延伸区域以及一横向延伸区域所连接构成，其中该第一直向延伸区域连接于该横向延伸区域的左侧，且该第二直向延伸区域连接于该横向延伸区域的右侧；形成一具有该第一导电型的第一源极区域于该半导体硅基底的表面区域内，且位于该闸极层的第一直向延伸区域的左侧壁周围；形成一具有该第一导电型的第二源极区域于该半导体硅基底的表面区域内，且位于该闸极层的第二直向延伸区域的右侧壁周围；形成一具有该第一导电型的汲极区域于该半导体硅基底的表面区域内，且位于该闸极层的第一直向延伸区域以及第二直向延伸区域的间隙内；形成一具有第二导电型的第一离子扩散区于该半导体硅基底的表面区域内，且环绕该第一源极区域的侧壁与底部；以及形成一具有第二导电型的第二离子扩散区于该半导体硅基底的表面区域内，且环绕该第二源极区域的侧壁与底部；其中，该闸极层的第一直向延伸区域以及该第一离子扩散区域的外围形成一第一重迭区域，且该闸极层的第二直向延伸区域以及该第二离子扩散区域的外围形成一第二重迭区域。
9.根据权利要求8所述的侧面扩散金属氧化半导体晶体管的制作方法，其中该第一导电型为N型，则该第二导电型为P型。
10.根据权利要求8所述的侧面扩散金属氧化半导体晶体管的制作方法，其中该第一、第二离子扩散区为P+型。
11.根据权利要求8所述的侧面扩散金属氧化半导体晶体管的制作方法，更包括有下列步骤形成一第一隔离区域于该半导体硅基底的表面区域内，且位于该闸极层的第一直向延伸区域的右侧壁周围；以及形成一第二隔离区域于该半导体硅基底的表面区域内，且位于该闸极层的第二直向延伸区域的左侧壁周围；其中，该汲极区域是位于该第一、第二隔离区域的间隙内。
12.根据权利要求8所述的侧面扩散金属氧化半导体晶体管的制作方法，其中该马蹄型的闸极层是一多晶硅层。
13.根据权利要求8所述的侧面扩散金属氧化半导体晶体管的制作方法，其中该半导体硅基底的表面区域是一N型磊晶层。
14.根据权利要求8所述的侧面扩散金属氧化半导体晶体管的制作方法，其中更包括有一步骤形成一闸极绝缘层于该闸极层与该半导体硅基底表面之间。
全文摘要
本发明的侧面扩散金属氧化半导体晶体管的结构，包括有一马蹄型的闸极层，是由一第一直向延伸区域、一第二直向延伸区域以及一横向延伸区域所连接构成。一第一源极区域是形成于该闸极层的第一直向延伸区域的左侧壁周围，一第二源极区域是形成于该闸极层的第二直向延伸区域的右侧壁周围，一汲极区域是形成于该闸极层的第一直向延伸区域以及第二直向延伸区域的间隙内。一第一P型体是环绕该第一源极区域的侧壁与底部，一第二P型体是环绕该第二源极区域的侧壁与底部。其中，该闸极层的第一直向延伸区域以及该第一P型体的外围形成一第一重叠区域，且该闸极层的第二直向延伸区域以及该第二P型体的外围形成一第二重叠区域。
文档编号H01L21/02GK1531105SQ03119110
公开日2004年9月22日 申请日期2003年3月13日 优先权日2003年3月13日
发明者杨家伟, 张大鹏, 廖志成 申请人:世界先进积体电路股份有限公司