专利名称：半导体封装件的制作方法
技术领域：
本发明是关于一种半导体封装件，特别是关于一种用于封装存储芯片的卡式电路模块，例如多媒体卡(Multi-Media Card，MMC)。
背景技术：
多媒体卡(Multi-Media Card，MMC)是指一种高容量的闪存电路模块，该电路模块可耦接至电子信息平台，例如个人电脑、个人数字助理(Personal Digital Assistant，PDA)、数字照相机、多媒体浏览器，可储存各种数字多媒体数据，例如数字相片数据、视频信号数据或音频数据。目前，多媒体卡的规格基本上符合多媒体卡同盟(Multimediacard Association，MMCA)所制定的标准。
多媒体卡(Multi-Media Card，MMC)封装件是一种小型集成电路(Integrated Circuit)，具有存储芯片(Memory Chip)及/或控制芯片(Controller Chip)，以储存及处理有关数字图片及影像等多媒体信息。其中，该存储芯片及/或控制芯片载接至芯片载体(Chip Carrier)，如基板(Substrate)或导线架(Lead frame)上，使芯片电性连接至外界装置以便运行并发挥芯片功能。现有结构可参见美国专利第5,677,524号″CHIPCARD AND A METHOD FOR PRODUCING IT″，美国专利第6,040,622号″SEMICONDUCTOR PACKAGE USING TERMINALS FORMEDON A CONDUCTIVE LAYER OF A CIRCUIT BOARD″，及日本专利第62-239554号″IC CARD TYPEEP-ROM STRUTURE″。
图1A至图1C是一种现有的多媒体卡的制作过程。该制程是用来制作长、宽、高尺寸为标准的32×24×1.4mm的多媒体卡。
首先请参阅图1A，该现有制程的初始步骤为，预制一系列基板10，在每一基板10上预先划分出至少一个芯片安置区11和多个被动组件安置区12，并设置多个电性连接垫13；这些电性连接垫13从基板10的正面直通背面，作为最后完成的多媒体卡的外接电性连接点。由于该制程是用来制造长、宽、高尺寸为标准的32×24×1.4mm的多媒体卡，因此上述基板10的长、宽尺寸是配合该标准尺寸设计成30.25×21.25mm。
如图1B，在该被动组件安置区12上粘接电阻器、电容器或电感器30，接着，进行安置芯片程序，在基板10上的芯片安置区11上安置至少一个半导体芯片20；再采用例如焊线(Wire Bond)技术，施加一组例如金线的焊线40，将芯片20电性耦接至基板10上的电性连接垫13；接着进行封装胶体制程，在基板10上形成一个封装胶体50，包覆基板10上所安置的芯片20及焊线40。
再如图1C所示，在基板10上覆盖一个披覆有粘胶层51的外壳体60，将整个基板10及其上的封装胶体50嵌入并粘附至该外壳体60所形成的容纳空间61中，即完成多媒体卡的制程。图1D即显示基板10嵌入至外壳体60后的仰视结构图。
由于上述制程是用于制造长、宽尺寸为32×24mm的多媒体卡，因此上述外壳体60的长宽尺寸是32×24mm，其中的容纳空间61的长、宽尺寸配合基板10的长、宽尺寸为30.25×21.25mm。
上述制程的缺点在于，所采用的基板10长宽尺寸过大，远超过芯片20的长宽尺寸，因此制作成本很高，单片成本高达NT$20.0，不符合成本经济效益，也限制了其商业化；此外，现有规格的外壳体60，例如图1C所示的收纳空间61，也形成芯片配置空间上的浪费，不符合当前集成化(Integration)的半导体发展趋势，大幅降低了多媒体卡的运行效能，有待改进。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种例如多媒体卡的半导体封装件，通过改变基板的长宽尺寸及其在外壳体内的位置定位，增加该多媒体卡的存储容量与运行功能。
本发明的又一目的即在提供一种例如多媒体卡的半导体封装件，以增加该多媒体卡的内置芯片的数量。
本发明的再一目的即在提供一种例如多媒体卡的半导体封装件，以降低基板的生产成本。
本发明的半导体封装件包括两个基板，且每一基板包括一个芯片安置区及多个设置在该基板上的电性连接垫；至少两个半导体芯片，该半导体芯片分别安置在该基板的芯片安置区上，且与该基板的电性连接垫电性连接；两个封装胶体，分别形成于该两个基板上，且分别包覆该半导体芯片，以形成两个封装单元；以及一外壳体，该外壳体将该两个封装单元收容于其内；其中，该两个基板的长边都垂直于该外壳体的长边，且该两个基板的电性连接垫分别外露出该外壳体的同一外表面并呈对角设置。
本发明的半导体封装件还可包括两个基板，且每一基板包括一个芯片安置区及多个设置在该基板上的电性连接垫；至少两个半导体芯片，该半导体芯片分别安置在该基板的芯片安置区上，且与该基板的电性连接垫电性连接；两个封装胶体，分别形成于该两个基板上，且分别包覆该半导体芯片，以形成两个封装单元；以及一外壳体，该外壳体将该两个封装单元收容于其内；其中，该两个基板的长边都垂直于该外壳体的长边，且该两个基板的电性连接垫分别外露出该外壳体的上下两个相对外表面并呈对称设置。
本发明的半导体封装件的特点是，采用阵列式基板模片，以成批制作多个封装件，再按照外壳体的规格将最多数量的封装单元嵌入外壳体中。与现有技术相比，由于本发明的卡式电路模块可采用长宽尺寸更小的基板，例如10×18mm的基板，作为芯片载体，而不是现有技术的21.25×30.25mm的基板；且该小型化的基板可采用数组方式成批制作，这样可显著降低生产成本，且具体实施时，上述10×18mm的基板的单片成本仅约为NT$4.0，而现有技术所采用的21.25×30.25mm的基板的单片成本则约为NT$20.0。另外，通过改变基板的长宽尺寸及其在外壳体内的定位与内置半导体芯片的堆栈设置，也使每一多媒体卡可容置的存储芯片数量达到现有的多媒体卡的两倍至四倍，充分解决了现有技术的问题。
图1A至图1C是用现有技术生产多媒体卡的制程示意图；图1D是该现有多媒体卡的仰视图；图2A至图2D是本发明的多媒体卡的实施例1的制程示意图；图2E是该多媒体卡的实施例1的仰视图；图3A是本发明实施例2的多媒体卡的剖视图；以及图3B是本发明实施例2的多媒体卡的仰视图。
具体实施例方式
实施例1以下即配合图2A至图2E，详细说明本发明的卡式电路模块的实施例1。在本实施例中，本发明的卡式电路模块是用来制作平面尺寸为32×24mm的多媒体卡(Multi-Media Card，MMC)；但是，本发明的基本构想也可用来制做具有其它功能或其它尺寸的电路卡。此外，图2A至图2E都是简化的示意图，仅是以示意方式说明本发明的基本构想；因此其仅显示与本发明有关的组件，且所显示的组件并非按照实际实施时的数目、形状及尺寸比例绘制，实际实施时的数目、形状及尺寸比例可以是其他的设计，且其组件布局形态也可能更加复杂。
首先参阅图2A，首先预制一阵列式基板模片100，在该阵列式基板模片100上预先划分出多个基板单元110。在每一个基板单元110上预先划分出至少一个芯片安置区111和多个被动组件安置区112(该被动组件安置区112可具有选择性)，且设置有多个电性连接垫113。这些电性连接垫113是从基板单元110的正面直通背面，作为最后完成的卡式电路模块的外接电性连接点。
上述阵列式基板模片100的长宽尺寸设计成56×56mm，且其整体面积预先划分成15个(5×3)长宽尺寸为10×18mm的基板单元110。
接着如图2B所示，进行安置芯片程序，在阵列式基板模片100上的各个基板单元110的芯片安置区111上，安置两个堆栈的半导体芯片120(图2B仅显示一个基板单元110作为代表)；接着，采用例如焊线技术分别施加两组焊线140，例如金线，将两个堆栈的芯片120电性耦接至基板单元110上的电性连接垫113；此外，若芯片120需要搭配外接的被动组件130，也可在进行安置芯片程序前将所需的被动组件130，预先耦接至各个基板单元110上的被动组件安置区113。但若芯片120的内部电路已整合所需的被动组件，则不需进行此步骤。
接着如图2C所示，进行封装胶体制程(图2C也仅以一个基板单元110为代表)。在该阵列式基板模片上形成一个封装胶体150，用以同时封装该阵列式基板模片上的各个基板单元110上所安置的半导体芯片120。接着进行切单程序，将该封装胶体150沿该阵列式基板模片100上的多个基板110的分界线，切割成多个如图2C所示的封装单元；其中每一个封装单元即以原先该阵列式基板模片上的一个基板单元110作为承载芯片120的基板。由于此实施例中是将每一个基板单元110的长宽尺寸定为10×18mm，因此切单后的每一个封装单元的长宽尺寸也为10×18mm。
接着如图2D所示，配合卡式电路模块的通用规格，选取上述切单后的封装单元，在每两个封装单元上加盖一个矩形外壳体160，其方式是将该两个封装单元嵌入该外壳体160所形成的容纳空间中；此外壳体160可预制成一个零组件，或在制程中直接以注射成型的方式形成在该两个封装单元上。
如此，即完成本发明实施例1的多媒体卡的制程，如图2D的剖视图与图2E的仰视图所示，该多媒体卡包括两个基板110，该两个基板110都呈近似矩形的形状，且每一基板110都包括一个芯片安置区及多个电性连接垫113；两个半导体芯片120，该半导体芯片120分别安置在该基板的芯片安置区上，且与该基板110的电性连接垫113电性连接；两个封装胶体150，该封装胶体150分别形成于该两个基板110上，且包覆该半导体芯片120；以及一矩形外壳体160，该外壳体160将两个基板110、半导体芯片120及封装胶体150、150′收容于其内。其中两个基板110的长边都与外壳体160的长边垂直，而两个基板110的电性连接垫113分别暴露在外壳体160的同一外表面且呈对角设置，以达成该多媒体卡在同一表面的双用插置功能，并可使该多媒体卡的芯片存储容量加倍。
实施例2图3A及图3B是本发明的多媒体卡的实施例2。为方便说明，本实施例2中与实施例1相同的组件仍引用相同标号，该多媒体卡的结构与实施例1的多媒体卡大致相同，也是配合卡式电路模块的通用规格，选取两个切单后的封装单元，并在该两个封装单元上加盖一个矩形外壳体。该多媒体卡包括两个基板110，该基板110都呈近似于矩形的形状，且每一个基板110包括一个芯片安置区及多个设置于其上的电性连接垫113；至少两个半导体芯片120，该半导体芯片120分别安置在该基板的芯片安置区上，且与该基板110的电性连接垫113电性连接；两个封装胶体150，其分别形成于两个基板110上，且包覆半导体芯片120；以及矩形外壳体160，该外壳体160将该两个基板110、半导体芯片120及封装胶体150收容于其内，其中，两个基板110的长边垂直于外壳体160的长边，但是，本实施例的多媒体卡的两个基板的电性连接垫113分别暴露在外壳体160的上下相对的两个外表面，且呈镜像对称，以达成多媒体卡的两个相对表面的双用插置功能，并可将该多媒体卡的芯片存储容量加倍。
与现有技术比较，由于本发明的卡式电路模块可采用长宽尺寸仅为10×18mm的基板作为芯片载体，而不是采用现有技术中的21.25×30.25mm的基板，因此可充分运用现有规格的外壳体尺寸，令该外壳体的空间得到最充分的利用，可节省基板材料与成本，还可使该外壳体所容置的芯片数量增加，提高了该卡式电路模块的双用功能与运行效能，且由于该小型化的基板可用数组方式来成批制作，因此也可显著地降低整体的生产成本；在具体实施上，上述10×18mm的基板单元的单片成本仅大致为NT$4.0，而现有技术所采用的21.25×30.25mm的基板单元的单片成本则大致为NT$20.0，其成本远高于本发明的产品；此外，通过改变基板的长宽尺寸及其在外壳体内的定位与内置半导体芯片的堆栈设置，可使每一多媒体卡容置的存储芯片数量达到现有多媒体卡的两倍至四倍，充分解决了现有技术的限制。
权利要求
1.一种半导体封装件，其特征在于，该封装件包括两个基板，每一基板都包括一个芯片安置区及多个设置在该基板上的电性连接垫；至少两个半导体芯片，分别安置在该两个基板的芯片安置区上，且与其电性连接垫电性连接；两个封装胶体，分别形成于该两个基板上，且包覆该半导体芯片，以分别形成两个封装单元；以及外壳体，将该两个封装单元收容于其内；其中，该两个基板的长边都与该外壳体的长边垂直，且该两个基板的电性连接垫分别外露出该外壳体的同一外表面并呈对角设置。
2.如权利要求1所述的半导体封装件，其特征在于，该外壳体的长宽尺寸为32×24mm。
3.如权利要求1所述的半导体封装件，其特征在于，该基板的长宽尺寸为10×18mm。
4.如权利要求1所述的半导体封装件，其特征在于，该基板的芯片安置区外还形成有多个被动组件安置区。
5.如权利要求1所述的半导体封装件，其特征在于，每一基板的芯片安置区上分别堆栈设置有两个半导体芯片，且该两个半导体芯片分别与该电性连接垫电性连接。
6.一种半导体封装件，其特征在于，该封装件包括两个基板，每一基板均包括一个芯片安置区及多个设置在该基板上的电性连接垫；至少两个半导体芯片，分别安置在该两个基板的芯片安置区上，且与其电性连接垫电性连接；两个封装胶体，分别形成于该两个基板上，且包覆该半导体芯片，以分别形成两个封装单元；以及外壳体，将该两个封装单元收容于其内；其中，该两个基板的长边都与该外壳体的长边垂直，且该两个基板的电性连接垫分别外露出该外壳体的两个相对外表面并呈对称设置。
7.如权利要求6所述的半导体封装件，其特征在于，该外壳体的长宽尺寸为32×24mm。
8.如权利要求6所述的半导体封装件，其特征在于，该基板的长宽尺寸为10×18mm。
9.如权利要求6所述的半导体封装件，其特征在于，该基板的芯片安置区外还形成有多个被动组件安置区。
10.如权利要求6所述的半导体封装件，其特征在于，每一基板的芯片安置区上分别堆栈设置有两个半导体芯片，且该两个半导体芯片分别与该电性连接垫电性连接。
全文摘要
一种半导体封装件包括两基板；至少两半导体芯片，该半导体芯片分别安置在该基板的芯片安置区上，且与该基板上的电性连接垫电性连接；两封装胶体，分别形成于该两基板上以包覆该两半导体芯片，以形成两封装单元；以及一外壳体，分别将该两封装单元收容于其内，其中，该两基板的长边都垂直于该外壳体的长边，且该两基板的电性连接垫分别外露出该外壳体的同一外表面或两相对外表面，从而可增加该半导体封装件的芯片容量与运行功能，并节省该基板的材料成本。
文档编号H01L21/56GK1617315SQ20031011327
公开日2005年5月18日 申请日期2003年11月10日 优先权日2003年11月10日
发明者江政嘉, 黄致明, 张锦煌, 萧承旭, 蔡敏南 申请人:矽品精密工业股份有限公司