专利名称：具有应用可变电阻值主动固态电解质材料的内存胞元的内存组件及其制造方法
技术领域：
本发明是关于一种具有应用可变电阻值主动固态电解质材料的内存胞元的内存组件(CBRAM)，其埋嵌在一底部电极与一顶部电极间，且经由施加一适当电场于所述电极间，即可经由比较而使其在具低电阻的一开启状态(on state)与具高电阻的一关闭状态(offstate)间切换；本发明亦关于一种用于制造所述内存组件的优良方法。
背景技术：
目前业界正积极发展许多以电阻切换原理为基础的半导体内存技术，其中以固态电解质材料为基础的一种可行设计便已广见于文献中，亦即PMC(Programmable Metallization Cell，可编程金属胞元)或CBRAM(Conductive Bridging Random Access Memory，传导桥接随机存取内存)。(参考文献M.N.Kozicki，M.Yun，L.Hilt，A.Singh，Applications of programmable resistance changes inmetal-doped chalcogenides，Electrochemical Society Proc.，Vol.99-13(1999)298；R.Neale，Micron to look again atnon-volatile amorphous memory，Electron Engineering Design(2002)；B.Prince，Emerging Memories-Technologies and Trends，Kluwer Academic Publishers(2002)；R.Symanczyk et al.，Electrical Characterization of Solid State Ionic MemoryElements，Proceedings Non-Volatile Memory TechnologySymposium(2003)17-1)。
上述技术的基本原理在于，当对一高电阻固态电解质材料施加一合适电场时，在所述高电阻固态电解质材料中会形成并净空(clearing)出一低电阻信道，因而可在所述高电阻状态与一低电阻状态产生一电阻切换，而所述的两种电阻值即被分别指定为各别的一种逻辑状态。
由于在非编程状态时，固态电解质材料的电阻状态非常高，因此上述的CBRAM内存胞元具有非常高的关闭电阻/开启电阻比(offresistance-to-on resistance ratio)；一般已知当R(off)大于1010Ω时且主动胞元面积小于1μm2时，其R(off)/R(on)大于106。此外，此一技术更具有低切换电压的特性，其于起始化一抹除操作时，所需的电压低于100mV，且在写入操作时，所需的电压低于300mV。
然而，当胞元数组开始进行运算以及驱动逻辑状态时，其高电阻便与下列缺点有关-对干扰电压敏感；-在一般感测放大器中产生的反馈电阻大，因而在CMOS技术中需要较大的面积；-RC时间常数高。
一般而言，具有极高R(off)的胞元对干扰的敏感度亦特别严苛，因为即使切换关闭(switched-off)场效晶体管的电阻是在1010Ω的范围内，实际上此一晶体管与高电阻CBRAM内存胞元间的电路节点仍是完全绝缘，因而对于电容性耦合的距离非常敏感；同时，即使是极低的泄漏电流也会导致干扰电压的产生。上述两种现象都会使CBRAM胞元产生一些没有必要(undesired)的编程。
此外，胞元在其工作周期中会呈现关闭状态下降的现象，特别是在受应力条件下，例如持久力试验；此下降情形即表示关闭电阻降低，且代表在内存数组中以及组件的操作周期中产生了胞元特性值不均匀的不良情形。
除CBRAM外，亦存在其它关于以内存胞元电阻值切换为基础的内存设计，例如MRAM或PCRAM内存；在这些设计中，其关闭/开启电阻比与切换关闭电阻皆明显比CBRAM的情形为低，因此在这些内存设计中并不会发生上述的问题。在MRAM中，其关闭/开启电阻比为70％；在PCRAM的情形中，其值则一般低于103，而R(off)则低于1MΩ。
发明内容
因此，本发明的一构想在于提供一种如引言中所述类型的内存组件，其中胞元对于干扰的敏感度以及对于电容性耦合的敏感性都可降低，且可抑制前述的胞元老化效应(ageing effect)，因此在外部就不会测量到此一效应。另一构想则在于提供一种制造此一CBRAM内存组件。所述构想可根据权利要求所载述者加以实现。
在本发明的内存组件中，胞元的关闭电阻是由其制造方法与布局(layout)所定义，这是由关于主动层并行电阻的方式而达成；因此，胞元的关闭电阻与关闭/开启电阻比便不再由主动固态电解质材料层的材料性质所单独决定，而是可适于运算逻辑状态与所欲应用的要求，而可排除因胞元的关闭电阻太高所产生的上述缺点。此外，可设定胞元的关闭电阻以使固态电解质材料的老化效应不会在外部被测量到；举例而言，若在制造过程中将胞元的关闭电阻设定为107Ω，则可忽略主动固态电解质材料在电路与操作中从1010Ω到108Ω的降解，其几可视为不变。
本发明的核心在于植入电阻，使其与内存数组每一胞元的主动层并行；经由适当的制程控制与材料选择，即可将此一额外电阻的电阻值设定在主动固态电解质材料的开启电阻与关闭电阻间。因此，就外部而言，胞元的开启电阻是由主动材料中信道的形成所定义，而关闭电阻则由并行电阻的布局所定义。
本发明进一步说明了可以达成上述第二部分目的的制造方法，且其适于实现本发明的构想。此一制造方法是以经由铝阳极氧化方式的自图形化掩膜(self-patterning mask)制程为基础，此一氧化会形成纳米范围的六方紧密晶格(hexagonal dense lattice)。根据实施例，可选择具有适当电阻的电阻材料作为支撑结构或用于填充所形成的纳米孔洞，藉以产生所需要的并行电阻。
本发明的上述优势与进一步的特征是参考下列的伴随图式加以说明，在下列图式中说明了图1A至图1G是截面示意图，用以根据本发明的第一具体实施例说明CBRAM内存胞元制造方法的个别步骤，其中是利用一纳米孔洞铝氧化物层作为正掩膜；图2A至图2G是截面示意图，用以根据本发明的第二具体实施例说明CBRAM内存胞元制造方法的个别步骤，其中是利用一纳米孔洞铝氧化物层作为负掩膜；图3A至图3G是截面示意图，用以根据本发明的第三具体实施例说明本发明制造方法的个别步骤，其中一纳米孔洞铝氧化物层的负掩膜是结合一CMP步骤而使用；以及图4是一截面图，其说明了以本发明制造方法的第一至第三具体实施例所制造的CBRAM内存胞元。
具体实施例方式
请参阅图4，本发明的CBRAM内存胞元具有以一主动固态电解质材料13或131、132、133为基础的内存胞元1，所述主动固态电解质材料13或131、132、133的电阻值可改变且埋在一底部电极BE(Bottom Electrode)与一顶部电极TE(Top Electrode)间，并可相较于电极BE、TE间所施加的适当电场而切换为具低电阻的开启状态、或切换为具高电阻的关闭状态；所述CBRAM内存胞元的特征在于电阻材料10或101、102、103是以与所述主动固态电解质材料13或131、132、133并行的方式埋入电极BE、TE间的主动CBRAM区域中。所述内存胞元1是经由堆栈在一介电层15中的埋入层而加以图形化，其中所述介电层15是供相邻胞元的隔离之用。
根据本发明所提出的方式代表了电阻材料的电阻值是可以调整的，其较佳的是精确设定至主动固态电解质材料(13)在开启状态与其在关闭状态的电阻值间。由于读者无法直接理解何以可经由选择电阻率来设定电阻材料的电阻值，因而在本发明中，电阻材料的电阻值是经由电阻材料层的适当布局及/或经由电极间的主动固态电解质材料的适当布局而另外设定。
以下所说明的本发明三个具体实施例是利用具有纳米孔洞的铝氧化物层作为一正掩膜、或作为一负掩膜，以图形化所述电极间的所述主动固态电解质材料层；在适当的电解质(例如草酸、硫酸)中将铝层阳极氧化，即可根据所选择的膜层厚度与蚀刻条件(例如蚀刻时间、电压、化学浓度)而形成均匀的、六方紧密排列的孔洞，且其直径低达4纳米(请参考文献H.Masuda and K.Fukuda，OrderedMetal Nanohole Arrays Made by a Two-Step Replication ofHoneycomb Structures of Anodic Alumina，Science 268，1995；K.Liu et al.，Fabrication and thermal stability of arraysof Fe nanodots，Appl.Phys.Lett.81，2002)，此一排列可作为沉积主动材料与沉积并行电阻用之材料的掩膜，更精确而言，可根据制程控制而对利用正掩膜的方法与利用负掩膜的方法加以区分。
以下参考图1A至图1G说明根据本发明的制造方法的第一具体实施例，此一制造方法是利用前述具有纳米孔洞的铝氧化物层作为正掩膜，以图形化并行电阻所需的电阻材料，并图形化主动层所需的固态电解质材料。
首先，如图1A所示，在一基板SUB上沉积所述底部电极BE并加以图形化；举例而言，钨、TiN、TiW、TiAlN或其它金属皆可作为电极金属的材料。如图1B所示，在所述底部电极(BE)上沉积一导电性电阻材料层(10)，以作为并行电阻之用。如图1C所示，接着在其上沉积一铝层(11)，并加以阳极氧化，如图1D所示，以于所述制程中转化具有纳米孔洞14的纳米孔洞Al2O3层12；所产生的纳米孔洞14的平均直径为4纳米，而其一般直径则约为10纳米。
如图1E所示，首先通过所述Al2O3层12的所述纳米孔洞(14)来蚀刻所述所述电阻材料层(10)，以在所述电阻材料层(10)中同样形成纳米孔洞。接着，同样如图1E所示，在所述Al2O3层12上沉积一主动固态电解质材料层13，其通过其纳米孔洞与形成于所述电阻材料层10中的纳米孔洞，而形成由主动固态电解质材料所制成的纳米柱131-133；所述主动固态电解质材料层13与所述主动固态电解质材料纳米柱131-133可为GeSe与Ag或GeS与Ag。
如图1F所示，接着利用举离(lift-off)方式或选择性蚀刻的方式，将电阻材料层10上方、具有主动固态电解质材料纳米柱(131-133)的铝氧化物层12移除，此方式以示于图1F中；除了举离方式与选择性蚀刻的方式外，另一种替代方式则是经由CMP将位于电阻材料层10上的层堆栈(12、13)回薄。最后，如图1G所示，沉积一顶部电极TE所需的金属。必须注意的是，将此层堆栈埋入相邻胞元隔离用(请参考图4)的一介电层15中即可进行侧向蚀刻，然其并未示于图1G中。经由此一隔离以及侧向图形化步骤，即完成了所述的CBRAM内存胞元1。
以下参考图2A至图2G说明根据本发明的制造方法的第二具体实施例，其中此一制造方法是利用纳米孔洞铝氧化物层作为负掩膜。如第一具体实施例中所示者，此一较佳实施例同样由在一基板SUB上沉积所图形化的底部电极BE开始，所述底部电极BE可由钨、TiN、TiW、TiAlN或其它金属等制成(如图2A所示)。接着在所述底部电极BE上沉积一主动固态电解质材料层13，例如GeSe、GeS与Ag(如图2B所示)。接着如图2C所示，在所述主动固态电解质材料层13上沉积一铝层11，并如图2D所示阳极氧化所述铝层11，藉以形成具有纳米孔洞14的Al2O3层12。然后，如图2E所示，首先经由形成于所述铝氧化物层12中的所述纳米孔洞14而选择性蚀刻所述所述主动固态电解质材料层13，以在所述主动固态电解质材料层13中同样形成纳米孔洞。接着，同样图2E所示，精确地在所述铝氧化物层12上沉积一电阻材料层10以作为并行电阻之用，其通过所述纳米孔洞14并直达所述主动固态电解质材料层(13)的纳米孔洞内，即组件符号101、102与103所表示的电阻材料柱。电阻材料的电阻率与几何形状，亦即主动层13内的纳米孔洞的数量与直径决定了R(off)，其中所述电阻材料可为掺杂多晶硅或TiN。然后，如图2F所示，经由例如举离方式或选择性蚀刻的方式将残余的铝氧化物层12移除，在此例中，在所述铝氧化物层12上方以及其纳米孔洞内的电阻材料层10的材料亦可同样被移除；另外，亦可经由CMP方式而对所述主动层13执行回薄(thinning back)处理。最后，如图2G所示，在所述主动层13与形成于其内的电阻材料柱101-103上方沉积一顶部电极TE，并加以图形化；如图2G所示，以本发明第二具体实施例所制造的CBRAM内存胞元1最后即经由将层堆栈埋入如图4所示的一介电层15中并施行侧向图形化，以因而与相邻胞元隔离。
以下参考图3A至图3G说明根据本发明的制造方法的第三具体实施例，其中此一制造方法是图2A至图2C所说明者的替代方式，其利用CMP步骤来图形化所述主动材料。如图3A所示，同样在一基板SUB上沉积一底部电极BE用之金属并加以图形化，此步骤同样为本方法的起始步骤。接着如图3B所示，直接在所述底部电极BE上沉积一铝层11，并以阳极氧化方式氧化所述铝层11，以形成具有纳米孔洞14的一Al2O3层12，如图3C所示；在此例中，纳米孔洞14的所需直径约为10纳米。然后，如图3D所示，在所述铝氧化物层12上与所述纳米孔洞14中沉积一电阻材料层10。接着，如图3E所示，经由举离方式或是选择性蚀刻的方式移除残余的铝氧化物层12与其上方的电阻材料层10，然仍保留所述底部电极BE上的先前所沉积的电阻材料层10的纳米柱101、102与103。如图3F所示，再沉积一主动固态电解质材料层13于其上，并经由CMP将所述主动固态电解质材料层13回薄达所述电阻材料层10的纳米柱101-103。最后如图3G所示，在所述主动层13上沉积所述顶部电极(TE)之金属。同样的再此一第三具体实施例中，是经由电阻材料层10的电阻率与填有电阻材料10的纳米柱101-103的几何形状来决定关闭电阻R(off)。最后，在此例中同样经由将CBRAM内存胞元层堆栈埋入一介电层15中并于侧向施行图形化，以使其与相邻胞元隔离(如图4所示)。
经由上述说明以及图1A至图1G、图2A至图2G、图3A至图3G与图4，已详细说明了本发明的内存组件制造方法的三个较佳具体实施例，其中所述内存组件具有以主动固态电解质材料为基础的内存胞元，所述主动固态电解质材料的电阻值可改变且埋在一底部电极与一顶部电极间。所述内存组件的特征在于，以并行于所述电极间的固态电解质材料的方式埋入一电阻材料。所述的制程是利用在适当电解质(例如草酸、硫酸)中阳极氧化的铝层，其中根据所选择的膜层厚度与蚀刻条件(例如蚀刻时间、电压、电解质的化学浓度)即可形成直径达4纳米、均匀、六方紧密排列的纳米孔洞。具有纳米孔洞的此一铝氧化物层是作为沉积主动材料与并行电阻材料时所需的掩膜；其中，在图1A至图1G所示的本发明第一较佳具体实施例中，所述纳米孔洞铝氧化物层是作为一正掩膜，而在图2A至图2G所示的本发明第二较佳具体实施例、以及在图3A至图3G所示的本发明第三较佳具体实施例中，所述纳米孔洞铝氧化物层则是作为一负掩膜。经由本发明的上述三个具体实施例，所述CBRAM胞元1的关闭电阻R(off)即可由制造方法与布局加以定义；因此，胞元的关闭电阻与关闭/开启电阻比便不再由主动固态电解质材料层的材料性质所单独决定，而是可适于运算逻辑状态与所欲应用的要求，因而可排除因胞元的关闭电阻太高所产生的缺点。此外，亦可抑制CBRAM胞元中的电解质材料的老化效应，因此便不会在外部测量到此一老化效应。
组件代表符号说明1CBRAM内存胞元10电阻材料与电阻材料层11铝层12铝氧化物层13主动固态电解质材料与主动固态电解质材料层14纳米孔洞131、132、133主动固态电解质材料13的纳米柱101、102、103电阻材料10的纳米柱15隔离介电质BE底部电极SUB基板TE顶部电极
权利要求
1.一种内存组件(CBRAM)，其具有以一主动固态电解质材料(13)为基础的内存胞元(1)，所述主动固态电解质材料(13)可改变其电阻值且埋在一底部与一顶部电极(BE、TE)间，并可相较于在所述电极间所施加的适当电场而于一具有低电阻的开启状态与一具有高电阻的关闭状态间切换，其中以并行于所述电极(BE、TE)间的固态电解质材料(13)的方式埋入一电阻材料(10)。
2.如权利要求1所述的内存组件，其中所述电阻材料(10)的电阻值是可调整的。
3.如权利要求1或2所述的内存组件，其中所述电阻材料(10)的电阻值是经由选择其电阻率而设定。
4.如权利要求1至3任一所述的内存组件，其中所述电阻材料(10)的电阻值是通过后者的适当布局及/或通过所述电极(BE、TE)间的固态电解质材料(13)而设定。
5.如权利要求1至4任一所述的内存组件，其中所述电阻材料(10)的电阻值是设定为主动固态电解质材料(13)在开启状态与其在关闭状态的电阻值间。
6.一种制造内存组件(CBRAM)的方法，其中所述内存组件(CBRAM)具有以一主动固态电解质材料(13)为基础的内存胞元，所述主动固态电解质材料(13)可改变其电阻值且埋在一底部与一顶部电极(BE、TE)间，其中一电阻材料(10)是以并行于所述电极(BE、TE)间的固态电解质材料(13)的方式而埋入。
7.如权利要求6所述的方法，其中所述电阻材料(10)的电阻值是经设定的。
8.如权利要求6或7所述的方法，其中所述电阻材料(10)的电阻值是通过选择其电阻率而设定。
9.如权利要求6至8任一所述的方法，其中所述电阻材料(10)的电阻值是通过后者的适当布局及/或经由所述电极(BE、TE)间的固态电解质材料(13)而设定。
10.如权利要求6至9任一所述的方法，其中所述电阻材料(10)的电阻值是设定为主动固态电解质材料(13)在开启状态与其在关闭状态的电阻值间。
11.如权利要求6至10任一所述的方法，其中利用具有纳米孔洞(14)的一铝氧化物层(12)作为一正掩膜或作为一负掩膜，以用于图形化所述电极(BE、TE)间的所述电阻材料(10)与所述固态电解质材料(13)。
12.如权利要求11所述的方法，其中所述纳米孔洞铝氧化物层(12)是由阳极氧化所沉积的一铝层(11)而形成。
13.如权利要求12所述的方法，其中所述纳米孔洞(14)的直径是通过选择所述铝层(11)的膜层厚度与氧化条件而设定。
14.如权利要求6至13任一所述的方法，其中所述底部电极(BE)的材料是W、TiN、TiW或TiAlN。
15.如权利要求6至14任一所述的方法，其中所述电阻材料(10)是多晶硅或TiN。
16.如权利要求6至15任一所述的方法，其中所述固态电解质材料(13)是GeSe与Ag或GeS与Ag。
17.如权利要求6至16任一所述的方法，其中所述纳米孔洞铝氧化物层(12)是作为一正掩膜，其特征在于下列步骤(A1)在一基板(SUB)上沉积所述底部电极(BE)并加以图形化；(B1)在所述底部电极(BE)上沉积一电阻材料层(10)；(C1)在所述电阻材料层(10)上沉积一铝层(11)；(D1)阳极氧化所述铝层(11)以形成一铝氧化物层(12)，并于所述铝氧化物层(12)中形成纳米孔洞(14)；(E1)通过所述纳米孔洞(14)选择性蚀刻所述所述电阻材料层(10)，以在所述电阻材料层(10)中同样形成纳米孔洞；(F1)在所述铝氧化物层(12)上沉积一主动固态电解质材料层(13)，其直达所述电阻材料层(10)的所述纳米孔洞内；(G1)移除上方有所述主动固态电解质材料层(13)的残余铝氧化物层(12)，或通过CMP将层堆栈回薄达所述电阻材料层(10)；(H1)在填有所述主动固态电解质材料(13)的所述电阻材料层(10)上沉积第二电极(TE)之金属。
18.如权利要求6至17任一所述的方法，其中所述铝氧化物层是作为一负掩膜，其特征在于下列步骤(A2)在一基板(SUB)上沉积所述底部电极(BE)并加以图形化；(B2)在所述底部电极(BE)上沉积一主动固态电解质材料层(13)；(C2)在所述主动固态电解质材料层(13)上沉积一铝层(11)；(D2)阳极氧化所述铝层(11)以形成一铝氧化物层(12)，并于所述铝氧化物层(12)中形成纳米孔洞(14)；(E2)选择性蚀刻所述主动固态电解质材料层(13)，以在所述主动固态电解质材料层(13)中同样形成纳米孔洞；(F2)在所述铝氧化物层(12)上沉积一电阻材料层(10)，其通过后者并进入所述主动固态电解质材料层(13)的纳米孔洞内；(G2)移除上方有所述电阻材料层(10)的残余铝氧化物层(12)，或通过CMP将所述主动固态电解质材料层(13)上方的膜层回薄；(H2)在填有所述电阻材料层(10)的所述主动固态电解质材料(13)上沉积所述顶部电极(TE)之金属。
19.如权利要求6至16任一所述的方法，其中所述纳米孔洞铝氧化物层是作为一负掩膜，其特征在于下列步骤(A3)在一基板(SUB)上沉积一底部电极(BE)并加以图形化；(B3)在所述底部电极(BE)上沉积一铝层(11)；(C3)阳极氧化所述铝层(11)以形成一铝氧化物层(12)，并于所述铝氧化物层(12)中形成纳米孔洞(14)；(D3)在所述铝氧化物层(12)上沉积一电阻材料层(10)并沉积进入所述铝氧化物层(12)的所述纳米孔洞(14)中；(E3)同时移除残余铝氧化物层(12)与上方的电阻材料层(10)；(F3)在所述底部电极(BE)与位于所述电极上的所述电阻材料层(10)部分(101-103)上沉积一主动固态电解质材料层(13)；(G3)通过CMP将所述主动固态电解质材料层(13)回薄达所述电阻材料层(10)；(H3)在其上沉积所述顶部电极(TE)之金属。
20.如权利要求11至19任一所述的方法，其中所述铝氧化物层的纳米孔洞的直径是在4至10纳米的范围内。
全文摘要
本发明是关于一种内存组件(CBRAM)，其具有以主动固态电解质材料(13)为基础的内存胞元(1)，所述主动固态电解质材料(13)的电阻值可改变且埋在一底部电极与一顶部电极间，并可相较于在所述电极间所施加的适当电场而于一具有低电阻的开启状态与一具有高电阻的关闭状态间切换；其特征在于一电阻材料(10)是以并行于所述电极(BE、TE)间的固态电解质材料(13)的方式埋入。本发明亦关于一种优良的内存组件制造方法。
文档编号H01L21/82GK1761064SQ20051009763
公开日2006年4月19日 申请日期2005年8月29日 优先权日2004年8月30日
发明者R·斯曼茨克, T·罗尔 申请人:因芬尼昂技术股份公司