专利名称：一种双鳍型沟道双栅多功能场效应晶体管及其制备方法
技术领域：
本发明属于超大规模集成电路(ULSI)中的金属氧化物半导体场效应晶体管(MetalOxide Semiconductor Field Effect Transistor-MOSFET)技术领域，具体涉及一种双鳍型沟道双栅多功能场效应晶体管及其制备方法。
背景技术：
随着超大规模集成电路的广泛应用和高速发展，基于MOSFET，系统芯片(System OnChip-SOC)技术越来越引起人们的极大的兴趣。系统芯片就是将整个系统集成在一个或尽量少的几个集成电路芯片上，每个芯片由原来的单一功能、变成现在可以集成两种或多种的功能。SOC技术可以克服多芯片的板级集成出现的各种问题(如芯片之间的延时、印刷电路板的可靠性)，在提高系统性能、降低功耗、易于组装方面具有突出优势。
SOC技术的发展需要同时集成多种不同功能的器件单元或者模块在同一个芯片上，譬如一种适于高性能应用的SOC技术可能需要集成基于SOI衬底的高性能MOSFET逻辑器件、以及基于体硅衬底MOSFET结构的快闪存储器(Flash Memory，可简称闪存)和DRAM(动态随机访问存储器)，分别如图1(a)、(b)和(c)所示。但是，由于这三种器件结构的差别较大，在同一芯片上实现这些器件需要增加较多的制备工艺，将导致成品率变差、成本增加。同时，版图面积相对于各独立芯片上的版图面积之和，并没有优势。因此现有的SOC技术虽然提高了系统性能，却没有增加集成密度、增加了单位芯片面积的成本。
针对这一点，基于MOSFET，从器件结构及其制备方法出发，人们提出了适于SOC应用的多功能器件(multi-functional device)的概念，采用新型结构的器件，在同一个器件上实现多种功能。如文献1(C.Oh，S.Kim，N.Kim，et al.，“A Novel Multi-FunctionalSilicon-On-ONO(SOONO)MOSFETs for SoC applicationsElectrical Characterization forHigh Performance Transistor and Embeded Memory Applications”，in Proc.of VLSI Dig.Tech.，p.16，2006)所示，基于MOSFET，提出了可以实现逻辑器件、闪存、DRAM三种器件功能的多功能场效应晶体管，如图2所示。由于这种多功能场效应晶体管可以同时具备逻辑器件和闪存两种器件功能、或以无电容MOSFET结构实现DRAM器件功能，因此可以提高将近一倍的集成密度，可以显著减小单位芯片面积的成本。这种多功能器件在SOC技术应用中有着广阔的前景。
文献1所示的一种SOONO结构MOSFET多功能器件，相当于一种平面双栅器件。可以具备如下三种功能。(1)高性能MOSFET逻辑器件的功能，由源、漏、沟道、栅氧和前栅(FG)构成器件，工作电压1.0V～1.2V(伏特)，背栅(BG)当作衬底电极为0V。(2)快闪存储器的功能，由源、漏、沟道、背栅和背栅ONO堆栈结构(包括隧穿氧化层、氮化硅陷阱层、阻挡氧化层)构成器件，前栅当作衬底电极为0V；源0V，漏3V，背栅6V，以沟道热电子注入编程；漏3V，背栅-4V，以带带隧穿热空穴注入实现擦除；源加小电压，漏0V，反向读取。(3)DRAM的功能，由源、漏、沟道、栅氧和前栅构成器件，背栅加负电压；前栅1V、漏加较高电压2V，热电子在沟道的漏端发生碰撞离化，产生的空穴在沟道背面积累，存储”1”；前栅1V，漏加负偏压，空穴被扫入漏，存储”0”；读取时，漏0.2V。这种无电容式DRAM，相比于常规1T1C(一个场效应晶体管加上一个电容)的DRAM，结构简单、等比例缩小能力强、与MOSFET工艺完全兼容。
但是，文献1所示的这种SOONO结构MOSFET多功能器件，基于平面双栅器件，存在如下问题(1)由于器件结构和制备工艺引起的背栅ONO堆栈结构太厚(分别为1.4nm、42nm、1.4nm，总厚度达到约45nm)，使得阈值窗口小(2.5V)、编程/擦除时的背栅电压较高(达到6V/-4V)、编程/擦除时间较长(达到0.5ms/0.5ms)、应用薄隧穿氧化层(1.4nm)使得保持特性变差、同时太厚的氮化硅陷阱层使得注入电荷的再分布影响到器件的可靠性；(2)相对常规MOSFET的制备方法，需要增加两块版图一块Stripe版(去除SiGe牺牲层)，一块是深槽隔离版图、用来隔离不同的背栅；(3)背栅完全覆盖沟道和源、漏，在擦除时的带带隧穿热空穴会注入到背栅与漏的覆盖区域，影响到器件的直流特性和可靠性。(4)作为牺牲层的SiGe层和作为沟道的硅层，都是外延生长的，工艺成本较高。
发明内容
针对上述文献1的SOONO结构多功能MOSFET的问题，为了实现优化的多功能器件特性、提高集成密度，本发明从器件结构方面提出创新，提出了一种双鳍型沟道双栅多功能场效应晶体管。
一种双鳍型沟道双栅多功能场效应晶体管，该场效应晶体管基于体硅衬底，沟道为两个完全相同的截面(沿着沟道的垂直方向的剖面)为长方形的鳍型Fin，形成双鳍型沟道；每个鳍型沟道的外侧为栅氧和前栅(多晶硅或金属材料)，内侧为隧穿氧化层、作为电荷存储层的氮化硅陷阱层、阻挡氧化层和背栅(多晶硅或金属材料)，形成双栅结构；双鳍型沟道的两端连接共同的n+源和n+漏，前栅和背栅自对准、对n+源和n+漏的覆盖很小；双鳍型沟道的正下方和体硅衬底之间有一层厚的二氧化硅绝缘层，而n+源和n+漏都与体硅衬底相连，形成双鳍型沟道即体在绝缘层上的结构(Body-On-Insulator，BOI)。
所述的双鳍型沟道的截面为，宽度W为30nm～60nm、高度H为50nm～100nm的长方形(W小于H)。
所述的双鳍型沟道的正下方和体硅衬底之间的二氧化硅绝缘层的厚度为150nm～250nm。
所述的栅氧的厚度为1nm～2nm。
所述的隧穿氧化层的厚度为2nm～4nm、氮化硅陷阱层的厚度为4nm～5nm、阻挡氧化层的厚度为4nm～6nm，即背栅ONO堆栈结构的总厚度为10～16nm。
所述的源和漏的结深可以大于双鳍型沟道的高度，以减小源、漏的寄生串联电阻。
本发明的另一目的在于，提供一种制备双鳍型沟道双栅多功能场效应晶体管的方法，包括以下步骤1)体硅衬底上，热氧化二氧化硅，再淀积氮化硅、二氧化硅、氮化硅和二氧化硅四层结构；2)存储器版光刻，刻蚀二氧化硅和氮化硅；3)有源区版光刻，刻蚀二氧化硅、氮化硅和二氧化硅；刻蚀场区的硅；4)淀积二氧化硅、刻蚀形成侧墙；再次刻蚀场区的硅；各向同性刻蚀硅，使得沟道下的硅都被刻空；去掉侧墙；湿法腐蚀氮化硅；5)淀积二氧化硅；平坦化；6)去氮化硅，刻蚀二氧化硅、氮化硅和二氧化硅；刻蚀硅，形成双鳍型沟道；7)热氧化隧穿氧化层、淀积氮化硅陷阱层、淀积阻挡氧化层，形成背栅ONO堆栈结构，淀积或溅射背栅材料，形成背栅；8)腐蚀场区的二氧化硅，露出双鳍型沟道的外侧壁；栅氧化，淀积或溅射前栅材料，形成前栅；9)栅版光刻，使前栅和背栅自对准；杂质注入，形成n+源和漏；退火激活杂质。
所述的步骤3)中，刻蚀场区的硅50nm～100nm，刻蚀的尺寸自对准定义了双鳍型沟道的高度H。
所述的步骤4)中，湿法腐蚀氮化硅30nm～60nm，横向腐蚀的尺寸自对准地定义了双鳍型沟道的宽度W。
其中，本发明的BOI结构的双鳍型沟道双栅多功能场效应晶体管的一些关键结构参数，如双鳍型沟道的宽W和高H、BOI结构的二氧化硅绝缘层的厚度、栅长LG、背栅ONO堆栈结构的各层厚度、栅氧厚度、背栅和前栅的材料、沟道和源漏的掺杂浓度和分布，都可以根据设计需要作出调整。本发明的制备方法，采用常规MOSFET制备的工艺，如氧化、淀积、刻蚀和腐蚀等，通过新的工艺集成(Process Integration)，在体硅衬底上可以自对准实现BOI结构(体在绝缘层上)的双鳍型沟道双栅多功能场效应晶体管。该制备方法与现有的常规MOSFET技术完全兼容，不需要高成本的外延等工艺，在实现优化的多功能器件特性的同时，可以减小工艺制备成本。
本发明的双鳍型沟道双栅多功能场效应晶体管，同样具有如下三种功能。(1)高性能MOSFET逻辑器件的功能，由源、漏、双鳍型沟道、双鳍型沟道外测的栅氧和前栅构成器件，工作电压1.0V～1.2V，背栅为0V。(2)快闪存储器的功能，由源、漏、双鳍型沟道、双鳍型沟道内侧的背栅和背栅ONO堆栈结构(包括隧穿氧化层、氮化硅陷阱层、阻挡氧化层)构成器件，前栅为0V；源0V，漏3V，背栅4V，以沟道热电子注入编程；漏3V，背栅-4V，以带带隧穿热空穴注入实现擦除；源加小电压，漏0V，反向读取。(3)无电容式DRAM的功能，由源、漏、双鳍型沟道、栅氧和前栅构成器件，背栅加负电压；前栅1V、漏加较高电压2V，热电子在沟道的漏端发生碰撞离化，产生的空穴在沟道背面积累，存储”1”；前栅1V，漏加负偏压，空穴被扫入漏，存储”0”；读取时，漏0.2V。
相对于文献1的基于平面双栅结构的多功能MOSFET，本发明提出的双鳍型沟道双栅多功能场效应晶体管的技术效果在于(1)双鳍型沟道，可以增大作为逻辑器件的开态驱动电流、和作为闪存器件的读取电流，优化直流特性；(2)背栅ONO堆栈结构的各层厚度可以根据设计需要定义；采用合适厚度(2nm～4nm)的隧穿氧化层，以改善存储数据的保持特性；采用合适厚度(4nm～5nm)的氮化硅陷阱层，抑制存储电荷在氮化硅层的再分布、改善可靠性；(3)背栅ONO堆栈结构的总厚度不受工艺限制，可以达到10nm～16nm(而文献1中的ONO堆栈结构的厚度约45nm)，使得编程/擦除时的背栅压降低、同时提高编程/擦除速度；(4)背栅与前栅自对准，都是由栅版定义，对于源和漏的覆盖很小，可以改善多功能器件的直流特性和可靠性；(5)相对常规MOSFET的制备方法，只需要增加一块存储器版，也不需要外延生长工艺，可以减小工艺成本；(6)基于体硅衬底的体在绝缘层上(BOI)的结构，可以采用较大的源和漏结深，以减小源漏的寄生串联电阻，同时BOI结构也可以减小栅寄生电容；(7)同时双鳍型沟道是一个立体结构，在同样版图的条件下可以器件的有效沟道宽度提高至少一倍，即就是说，在有效沟道宽度的条件下可以使得版图面积减小近50％，因而可以提高集成密度。
因此，本发明所提出的双鳍型沟道双栅多功能场效应晶体管，在高可靠性和高密度的高性能SOC应用中，有着明显优势和广泛的应用前景。
图1为高性能SOC应用中需要集成的三种器件的剖面示意图，其中图1(a)为基于SOI衬底的高性能MOSFET逻辑器件，其中图1(b)为基于体硅衬底MOSFET结构的快闪存储(Flash Memory，可简称闪存)，其中图1(c)为1T1C(一个场效应晶体管加上一个电容)的DRAM(动态随机访问存储器)。
图1(a)-(c)中，相同的标号表示相同的部件101-SOI衬底的背面硅 102-SOI衬底的埋氧层103-多晶硅栅104-栅氧105-沟道(SOI顶层硅) 106-n+源107-n+漏108-体硅衬底109-闪存的沟道110-阻挡氧化层 111-氮化硅陷阱层112-隧穿氧化层113-沟道(体硅衬底) 114-DRAM的电容图2为文献1的SOONO结构多功能场效应晶体管的版图和结构示意图其中，图2(a)为该器件的版图示意图，M1为有源区版，M2为Stripe版(去除SiGe牺牲层)，M3为栅版，M4为深槽隔离的版图；图2(b)为该器件的沿沟道的垂直方向(A1A2方向)的剖面结构示意图；图2(c)为该器件的沿沟道方向(B1B2方向)的剖面结构示意图。
图2(b)和(c)中，相同的标号表示相同的部件201-体硅衬底(p-掺杂)202-STI隔离的场区的二氧化硅203-背栅(n+硅) 204-阻挡氧化层 205-氮化硅陷阱层206-隧穿氧化层207-多晶硅栅208-栅氧209-沟道210-n+源211-n+漏图3为本发明所提供的双鳍型沟道双栅多功能场效应晶体管的版图和结构示意图其中，图3(a)为该器件的版图示意图，M1为存储器版，M2为有源区版，M3为栅版，深色的部分为双鳍型沟道；图3(b)为该器件的沿沟道的垂直方向(A1A2方向)的剖面结构示意图，可以看到沟道为双鳍型的结构，双鳍型沟道的外测为栅氧和前栅、内侧为背栅ONO堆栈结构和背栅，同时双鳍型沟道的正下方有一层厚的二氧化硅绝缘层；图3(c)为该器件的沿沟道方向(B1B2方向)的剖面结构示意图，可以看到沟道的位置为BOI结构，而源和漏仍然与体硅衬底相连。
图3(b)和(c)中，相同的标号表示相同的部件301-体硅衬底(p-掺杂)302-STI隔离的场区的二氧化硅303-双鳍型沟道正下方和体硅衬底之间的二氧化硅绝缘层
304-双鳍型沟道305-前栅 306-栅氧307-背栅 308-隧穿氧化层309-氮化硅陷阱层310-阻挡氧化层311-二氧化硅硬掩膜312-n+源 313-n+漏图4(a)-(j)是本发明一实施例的基于体硅衬底的体在绝缘层上(BOI结构)的双鳍型沟道双栅多功能场效应晶体管的制备方法的工艺流程及其各步骤所对应结构的示意图。
图4(a)-(j)中，相同的标号表示相同的部件401-体硅衬底(p-掺杂) 402-作硬掩膜的第一层SiO2403-作硬掩膜的第一层Si3N4层 404-作硬掩膜的第二层SiO2层406-作硬掩膜的第二层Si3N4层 406-作硬掩膜的第三层SiO2层407-双鳍型沟道的高度H 408-沟道正下方的硅被刻空的部分409-双鳍型沟道的宽度W 410-STI隔离的场区的二氧化硅411-双鳍型沟道正下方和体硅衬底之间的二氧化硅绝缘层412-双鳍型沟道413-隧穿氧化层414-氮化硅陷阱层415-阻挡氧化层416-背栅417-栅氧 418-前栅419-n+源 420-n+漏具体实施方式
以下结合附图详细描述本发明所提供的双鳍型沟道双栅多功能场效应晶体管及其制备方法，但不构成对本发明的限制。
如图3(a)-(c)所示，为本实施例的双鳍型沟道双栅多功能场效应晶体管。该器件基于体硅衬底。如图3(a)所示为该器件的版图，M1存储器版，M2有源区版，M3栅版，深色位置为双鳍型沟道。如图3(b)和(c)分别为该器件的沿沟道的垂直方向(A1A2方向)和沿沟道方向(B1B2方向)的剖面结构。从沿沟道的垂直方向的剖面结构看，该场效应晶体管基于体硅衬底301，沟道为两个完全相同的截面为长方形的鳍型Fin，其宽度W为40nm、高度H为80nm，形成双鳍型沟道304；每个鳍型沟道的外侧为1.5nm的栅氧306和多晶硅的前栅305，内侧为3nm的隧穿氧化层308、作为4nm的氮化硅陷阱层309、5nm的阻挡氧化层310和多晶硅的背栅307，形成双栅结构；双鳍型沟道304的两端连接共同的n+源312和n+漏313；前栅305和背栅307自对准，且对n+源312和n+漏313的覆盖很小；双鳍型沟道304的正下方和体硅衬底之间有一层厚200nm的二氧化硅绝缘层303，而结深100nm的n+源312和n+漏313都与体硅衬底301相连，形成双鳍型沟道304即体在绝缘层上的结构(Body-On-Insulator，BOI)。
本发明的双鳍型沟道双栅多功能场效应晶体管，同样具有如下三种功能。(1)高性能MOSFET逻辑器件的功能，由源、漏、双鳍型沟道、双鳍型沟道外测的栅氧和前栅构成器件，工作电压1.2V，背栅为0V。(2)快闪存储器的功能，由源、漏、双鳍型沟道、双鳍型沟道内侧的背栅和背栅ONO堆栈结构(包括隧穿氧化层、氮化硅陷阱层、阻挡氧化层)构成器件，前栅为0V；源0V，漏3V，背栅4V，以沟道热电子注入编程；漏3V，背栅-4V，以带带隧穿热空穴注入实现擦除；源加小电压，漏0V，反向读取。(3)无电容式DRAM的功能，由源、漏、双鳍型沟道、栅氧和前栅构成器件，背栅加负电压；前栅1V、漏加较高电压2V，热电子在沟道的漏端发生碰撞离化，产生的空穴在沟道背面积累，存储”1”；前栅1V，漏加负偏压，空穴被扫入漏，存储”0”；读取时，漏0.2V。
本发明所提出的双鳍型沟道双栅多功能场效应晶体管，在高可靠性和高密度的高性能SOC应用中，有着明显优势和广泛的应用前景。
本发明制备双鳍型沟道双栅多功能场效应晶体管的方法，包括如下步骤步骤1体硅衬底上，热氧化二氧化硅(SiO2)5nm～10nm，再淀积如下四层结构10nm～20nm的氮化硅(Si3N4)，20～40nm的SiO2，80nm～150nm的Si3N4和50nm～100nm的SiO2。
步骤2M1存储器版光刻，刻蚀SiO2和Si3N4。
步骤3M2有源区版光刻，刻蚀SiO2/Si3N4/SiO2；刻蚀场区的硅50nm～100nm，刻蚀的尺寸自对准定义了双鳍型沟道的高度H。
步骤4淀积SiO2、刻蚀形成侧墙；再次刻蚀场区的硅；各向同性刻蚀硅，使得沟道下的硅都被刻空；去掉侧墙；湿法腐蚀Si3N430nm～60nm(湿法腐蚀是各向同性的)，横向腐蚀的尺寸自对准地定义了双鳍型沟道的宽度W。
步骤5淀积SiO2600nm～800nm；化学机械抛光(CMP)平坦化。
步骤6去Si3N4，刻蚀SiO2、Si3N4和SiO2；再刻蚀硅，形成双鳍型沟道。
步骤7热氧化隧穿氧化层2nm～4nm、淀积电荷存储层的氮化硅陷阱层4nm～5nm、高温淀积阻挡氧化层4nm～6nm，形成背栅ONO堆栈结构。淀积多晶硅(并掺杂、激活)或溅射金属作为背栅材料，CMP平坦化，形成背栅。
步骤8腐蚀场区的二氧化硅，露出双鳍型沟道的外侧壁；栅氧化1nm～2nm；淀积多晶硅(并掺杂、激活)或溅射金属作为前栅材料，CMP平坦化，形成前栅。
步骤9M3栅版光刻，刻蚀多晶硅或金属，形成自对准的前栅和背栅；砷注入，形成n+源和漏；去Si3N4；退火激活杂质。
如图4所示为本发明所提出的一种双鳍型沟道双栅多功能场效应晶体管的制备方法。图4(a)-(j)所示的各器件结构与该制备方法中的各步骤对应。
以下结合各附图对该制备方法进行详细说明步骤1体硅衬底上，热氧化二氧化硅(SiO2)5nm，再淀积如下四层结构15nm的氮化硅(Si3N4)，30nm的SiO2，150nm的Si3N4和80nm的SiO2。如图4(a)所示(沿A1A2方向)。
步骤2M1存储器版光刻，刻蚀SiO2和Si3N4，如图4(b)所示(沿B1B2方向)。
步骤3M2有源区版光刻，刻蚀SiO2/Si3N4/SiO2；刻蚀场区的硅80nm，刻蚀的尺寸自对准定义了双鳍型沟道的高度H，如图4(c)所示(沿A1A2方向)。图4(d)为B1B2方向的剖面结构示意图。
步骤4淀积SiO2、刻蚀形成侧墙；再次刻蚀场区的硅；各向同性刻蚀硅，使得沟道下的硅都被刻空；去掉侧墙；湿法腐蚀Si3N440nm，横向腐蚀的尺寸自对准地定义了双鳍型沟道的宽度W，如图4(e)所示。
步骤5淀积SiO2800nm；以Si3N4作为停止层，化学机械抛光(CMP)平坦化，如图4(f)所示(沿B1B2方向)。
步骤6去Si3N4，刻蚀SiO2、Si3N4和SiO2；再刻蚀硅，形成双鳍型沟道，如图4(g)所示。
步骤7热氧化隧穿氧化层3nm、淀积电荷存储层的氮化硅陷阱层4nm、高温淀积阻挡氧化层5mm，形成背栅ONO堆栈结构。淀积多晶硅(并掺杂、激活)作为背栅材料，CMP平坦化，形成背栅。如图4(h)所示。
步骤8腐蚀场区的二氧化硅，露出双鳍型沟道的外侧壁；栅氧化1.5nm；淀积多晶硅(并掺杂、激活)或溅射金属作为前栅材料，CMP平坦化，形成前栅。如图4(i)所示。
步骤9M3栅版光刻，刻蚀多晶硅，形成自对准的前栅和背栅；砷注入，形成n+源和漏；去Si3N4；退火激活杂质。如图4(j)所示(B1B2方向)。
步骤10进一步进行常规后续工艺，淀积低氧层，刻蚀引线孔，淀积金属，光刻、刻蚀形成金属线，合金，钝化。
最后得到可以用于测试的体在绝缘层上(BOI结构)的双鳍型沟道双栅多功能场效应晶体管，双鳍型沟道的剖面结构的宽40nm高80nm。
以上通过详细实施例描述了本发明所提供的双鳍型沟道双栅多功能场效应晶体管及其制备方法，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明的器件结构做一定的变形或修改；其制备方法也不限于实施例中所公开的内容。
权利要求
1.一种双鳍型沟道双栅多功能场效应晶体管，该场效应晶体管基于体硅衬底，其特征在于沟道为两个完全相同的截面为长方形的鳍型Fin，形成双鳍型沟道；每个鳍型沟道的外侧为栅氧和前栅，内侧为隧穿氧化层、作为电荷存储层的氮化硅陷阱层、阻挡氧化层和背栅，形成双栅结构；双鳍型沟道的两端连接共同的n+源和n+漏，前栅和背栅自对准、对n+源和n+漏的覆盖很小；双鳍型沟道的正下方和体硅衬底之间有一层厚的二氧化硅绝缘层，而n+源和n+漏都与体硅衬底相连，形成双鳍型沟道，即体在绝缘层上的结构。
2.如权利要求1所述的双鳍型沟道双栅多功能场效应晶体管，其特征在于，所述的双鳍型沟道，其截面为宽度W为30nm～60nm、高度H为50nm～100nm的长方形，W小于H。
3.如权利要求1所述的双鳍型沟道双栅多功能场效应晶体管，其特征在于，所述的双鳍型沟道的正下方和体硅衬底之间的二氧化硅绝缘层的厚度为150nm～250nm。
4.如权利要求1所述的双鳍型沟道双栅多功能场效应晶体管，其特征在于，所述的栅氧的厚度为1nm～2nm。
5.如权利要求1所述的双鳍型沟道双栅多功能场效应晶体管，其特征在于，所述的隧穿氧化层的厚度为2nm～4nm、氮化硅陷阱层的厚度为4nm～5nm、阻挡氧化层的厚度为4nm～6nm，即背栅ONO堆栈结构的总厚度为10～16nm。
6.一种制备如权利要求1所述的双鳍型沟道双栅多功能场效应晶体管的方法，其特征在于，包括以下步骤1)体硅衬底上，热氧化二氧化硅，再淀积氮化硅、二氧化硅、氮化硅和二氧化硅四层结构；2)存储器版光刻，刻蚀二氧化硅和氮化硅；3)有源区版光刻，刻蚀二氧化硅、氮化硅和二氧化硅；刻蚀场区的硅；4)淀积二氧化硅、刻蚀形成侧墙；再次刻蚀场区的硅；各向同性刻蚀硅，使得沟道下的硅都被刻空；去掉侧墙；湿法腐蚀氮化硅；5)淀积二氧化硅；平坦化；6)去氮化硅，刻蚀二氧化硅、氮化硅和二氧化硅；刻蚀硅，形成双鳍型沟道；7)热氧化隧穿氧化层、淀积氮化硅陷阱层、淀积阻挡氧化层，形成背栅ONO堆栈结构，淀积或溅射背栅材料，形成背栅；8)腐蚀场区的二氧化硅，露出双鳍型沟道的外侧壁；栅氧化，淀积或溅射前栅材料，形成前栅；9)栅版光刻，使前栅和背栅自对准；杂质注入，形成n+源和漏；退火激活杂质。
7.如权利要求6所述的制备方法，其特征在于，所述的步骤3)中，刻蚀场区的硅50nm～100nm。
8.如权利要求6或7所述的制备方法，其特征在于，所述的步骤4)中，湿法腐蚀氮化硅30nm～60nm。
全文摘要
本发明提供了一种双鳍型沟道双栅多功能场效应晶体管及其制备方法，属于超大规模集成电路中的金属氧化物半导体场效应晶体管技术领域。该场效应晶体管基于体硅衬底；沟道为两个完全相同的截面为长方形的鳍型Fin，形成双鳍型沟道；每个鳍型沟道的外侧为栅氧和前栅，内侧为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和背栅，形成双栅结构；双鳍型沟道的两端连接共同的n+源和n+漏，前栅和背栅自对准、对n+源和n+漏的覆盖很小；双鳍型沟道的正下方和体硅衬底之间有一层厚的二氧化硅绝缘层，而n+源和n+漏都与体硅衬底相连，形成双鳍型沟道即体在绝缘层上的结构。本发明具有高性能MOSFET逻辑器件的功能，快闪存储器的功能，无电容式DRAM的功能。
文档编号H01L21/28GK101068029SQ20071010596
公开日2007年11月7日 申请日期2007年6月5日 优先权日2007年6月5日
发明者周发龙, 吴大可, 黄如, 王润声, 张兴, 王阳元 申请人:北京大学