专利名称：一种用于集成电路的高低压隔离工艺的制作方法
技术领域：
本发明涉及集成电路，尤其涉及一种用于集成电路的高低压隔离工艺。 背景4支术
高压集成电路将高压器件和低压控制电路集成在同 一芯片上，目前已被广泛应 用于开关电源、电机驱动、工业控制、汽车电子、日常照明、家用电器等领域，因 此如何有效地在同 一芯片衬底上实现高压电源和低压电源的隔离，从而确保高压器 件和低压控制电路的稳定工作，已成为业内人士重点研究的问题。
发明内容
为了解决上述现有技术存在的问题，本发明旨在提供一种用于集成电路的 高低压隔离工艺，以实现能在同 一集成电路芯片衬底上使用两种不同的电压信 号的目的。
本发明所述的一种用于集成电路的高低压隔离工艺，包括以下步骤 步骤一，衬底材料选择步骤；
步骤二， N型埋层区域形成步骤，在衬底上生长第一氧化层，该第一氧化 层经过光刻、腐蚀、注入和推进后形成N型埋层区域，并生长第二氧化层；
步骤三，P型下隔离区域形成步骤，所述第二氧化层经过光刻、腐蚀、注 入和推进后形成P型下隔离区，并生长第三氧化层；
步骤四，外延生长步骤，漂光所述的第三氧化层，生长N型外延层；
步骤五，P型上隔离区域形成步骤，在所述的N型外延层表面生长第四氧 化层，该第四氧化层经过光刻、腐蚀、注入和推进后形成P型上隔离区域；
步骤六，P-区域形成步骤，在所述P型上隔离区域表面生长第六氧化层， 该第六氧化层经光刻构图、注入和推进后形成P-区域，并在该P-区域表面生长 器件隔离场氧；步骤七，第一层多晶硅形成步骤，在所述的器件隔离场氧表面淀积多晶硅
并硼注入，经光刻和刻蚀后形成第一层多晶硅；
步骤八，有源区形成步骤，在所述的第一层多晶硅表面淀积一层正硅乙酸 乙酯，经光刻和腐蚀后形成有源区，并在所述有源区表面形成场氧化隔离层；
步骤九，第二层多晶硅形成步骤，在所述场氧化隔离层表面淀积多晶硅， 进行多晶掺杂，经光刻和刻蚀后形成第二层多晶硅。
在上述的用于集成电路的高低压隔离工艺中，所述的步骤二包括
在衬底材料上形成一层厚度大于5000A的第一氧化层；
在所述的第一氧化层表面涂一层光致抗蚀剂，并对该第一氧化层进行光刻 构图，以曝露形成N型埋层区域；
腐蚀曝露N型埋层区域表面的二氧化硅，并去除光致抗蚀剂，然后再长一 层第一预注入氧化层；
在对所述的N型埋层区域进行磷注入后，在氮气和氧气的气氛下对该N 型埋层区域进行推进，并在推进过程中生长出第二氧化层。
在上述的用于集成电路的高低压隔离工艺中，所述的步骤三包括
在所述的第二氧化层表面涂一层光致抗蚀剂，并对该第二氧化层进行光刻 构图，以曝露形成P型下隔离区域；
湿法腐蚀曝露的所述P型下隔离区域表面的氧化层，并去除光致抗蚀剂， 然后生长一层第二预注入氧化层；
对曝露的所述P型下隔离区域进行硼注入后，在氮气和氧气的气氛下对该 P型下隔离区域进行推进，并在推进过程中生长第三氧化层。
在上述的用于集成电路的高低压隔离工艺中，所述的步骤四中的N型外延 层的外延厚度为20 jim,其电阻率为10~14ohm*cm。
在上述的用于集成电路的高低压隔离工艺中，所述的步骤五包括
在所述的N型外延层表面生长一层第四氧化层；
在所述的第四氧化层表面涂一层光致抗蚀剂，并对该第四氧化层进行光刻 构图，曝光显影形成P型上隔离区域；
腐蚀曝露的所述P型上隔离区域表面的氧化层，并去除光致抗蚀剂，然后 生长一层第三预注入氧化层；
6对曝露的所述P型上隔离区域进行硼注入后，在纯氮气气氛下对该P型上 隔离区域进行推进，并在推进过程中生长第五氧化层。
在上述的用于集成电路的高低压隔离工艺中，所述的步骤六包括 漂光所述的第五氧化层，生长一层第六氧化层；
在所述的第六氧化层表面涂一层光致抗蚀剂，并对该第六氧化层进行光刻 构图，曝光显影形成P-区域；
腐蚀曝露的所述P-区域表面的氧化层，并去除光致抗蚀剂，然后生长一层 第四预注入氧化层；
对曝露的所述P-区域进行硼注入后，在氮气和氧气气氛下对该P-区域进行 推进，并在推进后形成厚度大于10000A的第七氧化层，然后腐蚀该第七氧化 层表面的二氧化硅，剩余氧化层作为器件隔离场氧。
在上述的用于集成电路的高低压隔离工艺中，所述的步骤七包括
在所述的器件隔离场氧表面淀积一层多晶硅，然后对该多晶硅进行硼注 入，并在900。C的温度下对该多晶硅进行热处理，形成半绝缘多晶硅浮空场板；
在所述的多晶硅表面涂一层光致抗蚀剂，并对该多晶硅进行光刻构图，曝 光显影形成第一层多晶硅区域；
干法刻蚀曝露的所述第一层多晶硅区域，并去除光致抗蚀剂，形成第一层 多晶硅。
在上述的用于集成电路的高低压隔离工艺中，所述的步骤八包括 在所述的第一层多晶硅表面淀积一层正^圭乙酸乙酯，并在卯0。C的温度下
以及氧气气氛中对所述的正硅乙酸乙酯进行增密；
在该正硅乙酸乙酯表面涂一层光致抗蚀剂，并对其进行光刻构图，曝光显
影形成有源区；
腐蚀曝露的所述有源区表面的氧化层，并去除光致抗蚀剂，形成场氧化隔 离层。
在上述的用于集成电路的高低压隔离工艺中，所述的步骤九包括 在所述的场氧化隔离层表面淀积一层多晶硅，并对该多晶硅进行磷掺杂； 在所述的多晶硅涂一层光致抗蚀剂，并对该多晶硅进行光刻构图，然后刻 蚀该多晶硅，并去除光致抗蚀剂，形成第二层多晶硅。由于釆用了上述的技术解决方案，本发明选择合适的P型衬底材料以及生
长N型外延层，采用PN结对通隔离方式，通过浓度控制和表面浮空多晶场板 技术，获得耐高压的隔离岛结构。高压隔离岛使得不同岛内的CMOS、 BJT等 器件可以工作在不同的地电压和工作电压下，实际流片结果隔离耐压可达到 600V以上。
图1是本发明 一种用于集成电路的高低压隔离工艺中集成电路的剖视图。
具体实施例方式
下面结合附图对本发明的实施例进行详细说明。
如图l所示，本发明，即一种用于集成电路的高低压隔离工艺，包括以下 步骤
步骤一，衬底材料选择步骤；本发明中原始衬底材料10可选用P(100)、 电阻率为40-60ohm*cm的珪抛光片。
步骤二， N型埋层区域形成步骤，它包括
在衬底材料IO上形成一层厚度大于5000A的第一氧化层(图中未示)；
在第一氧化层表面涂一层光致抗蚀剂，并对该第一氧化层进行光刻构图， 以曝露形成N型埋层区域1;
腐蚀曝露N型埋层区域1表面的二氧化硅，并去除光致抗蚀剂，然后再长 一层厚度约为卯A的第一预注入氧化层(图中未示)；
在对N型埋层区域1进行磷注入后，在氮气和氧气的气氛下以及推进温度 约为1225。C的情况下对该N型埋层区域1进行推进，并在推进过程中生长出厚 度约为5500A的第二氧化层(图中未示)。
步骤三，P型下隔离区域形成步骤，它包括
在步骤二中的第二氧化层表面涂一层光致抗蚀剂，并对该第二氧化层进行 光刻构图，以曝露形成P型下隔离区域2;
湿法腐蚀曝露的P型下隔离区域2表面的氧化层，并去除光致抗蚀剂，然 后生长一层厚度约为500A的笫二预注入氧化层(图中未示)；
对曝露的P型下隔离区域2进行硼注入后，在氮气和氧气的气氛下以及推进温度约为1000。C的情况下对该P型下隔离区域2进行推进，并在推进过程中 生长厚度约为5000A的第三氧化层(图中未示)。 步骤四，外延生长步骤，它包括
漂光步骤三中的第三氧化层，生长N型外延层3，且该N型外延层3的外 延厚度为20Mm，其电阻率为10-14 ohm*cm。 步骤五，P型上隔离区域形成步骤，它包括
在步骤四中的N型外延层3表面生长一层厚度约为5500A的第四氧化层 (图中未示)；
在笫四氧化层表面涂一层光致抗蚀剂，并对该第四氧化层进行光刻构图， 曝光显影形成P型上隔离区域4;
腐蚀曝露的P型上隔离区域4表面的氧化层，并去除光致抗蚀剂，然后生 长一层厚度约为500A的第三预注入氧化层(图中未示)；
对曝露的P型上隔离区域4进行硼注入后，在纯氮气气氛下以及推进温度 约为1225。C的情况下对该P型上隔离区域4进行推进，并在推进过程中生长第 五氧化层(图中未示)。
步骤六，P-区域形成步骤，它包括
漂光步骤五中的第五氧化层，生长一层厚度约为5000A的第六氧化层(图
中未示)；
在第六氧化层表面涂一层光致抗蚀剂，并对该第六氧化层进行光刻构图，
曝光显影形成P-区域5;
腐蚀曝露的P-区域5表面的氧化层，并去除光致抗蚀剂，然后生长一层厚 度约为500A的第四预注入氧化层(图中未示)；
对啄露的P-区域5进行硼注入后，在氮气和氧气气氛下以及推进温度约为 IIO(TC的情况下对该P-区域5进行推进，并在推进后形成厚度大于10000A的 第七氧化层(图中未示)，然后腐蚀该第七氧化层表面的厚度约为3000A的 二氧化硅(图中未示)，剩余氧化层作为器件隔离场氧。
步骤七，第一层多晶硅形成步骤，它包括
在步骤六中的器件隔离场氧表面淀积一层厚度约为5000A的多晶硅(图中 未示)，然后对该多晶硅进行硼注入，并在卯0。C的温度下对该多晶硅进行热处理，形成半绝缘多晶硅浮空场板6;
在多晶硅表面涂一层光致抗蚀剂，并对该多晶硅进行光刻构图，曝光显影 形成第一层多晶硅区域(图中未示)；
干法刻蚀曝露的第一层多晶硅区域，并去除光致抗蚀剂，形成第一层多晶 硅(图中未示)。
步骤八，有源区形成步骤，它包括
在步骤七中的第一层多晶硅表面淀积一层厚度约为3200A的正硅乙酸乙酯 (TEOS)(图中未示)，并在900。C的温度下以及氧气气氛中对该正硅乙酸乙 酯进行增密；
在该正硅乙酸乙酯表面涂一层光致抗蚀剂，并对其进行光刻构图，曝光显 影形成有源区(图中未示)；
腐蚀曝露的有源区表面的氧化层，并去除光致抗蚀剂，形成场氧化隔离层7。
步骤九，第二层多晶硅形成步骤，它包括
在场氧化隔离层7表面淀积一层厚度约为5000A多晶硅(图中未示)，并 对该多晶硅进行磷掺杂；
在多晶硅涂一层光致抗蚀剂，并对该多晶硅进行光刻构图，然后刻蚀该多 晶硅，并去除光致抗蚀剂，形成第二层多晶硅8。
最后，进行N+区、P+区及接触孔区的构图；然后在第二层多晶硅8表面 淀积PSG (磷硅玻璃)做为第二层多晶硅8和金属之间的介质层；再进行金属 布线及开压点的步骤即可完成。
以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可 根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成 对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范 围。
权利要求
1.一种用于集成电路的高低压隔离工艺，包括以下步骤步骤一，衬底材料选择步骤；步骤二，N型埋层区域形成步骤，在衬底上生长第一氧化层，该第一氧化层经过光刻、腐蚀、注入和推进后形成N型埋层区域，并生长第二氧化层；步骤三，P型下隔离区域形成步骤，所述第二氧化层经过光刻、腐蚀、注入和推进后形成P型下隔离区，并生长第三氧化层；步骤四，外延生长步骤，漂光所述的第三氧化层，生长N型外延层；步骤五，P型上隔离区域形成步骤，在所述的N型外延层表面生长第四氧化层，该第四氧化层经过光刻、腐蚀、注入和推进后形成P型上隔离区域；步骤六，P-区域形成步骤，在所述P型上隔离区域表面生长第六氧化层，该第六氧化层经光刻构图、注入和推进后形成P-区域，并在该P-区域表面生长器件隔离场氧；步骤七，第一层多晶硅形成步骤，在所述的器件隔离场氧表面淀积多晶硅并硼注入，经光刻和刻蚀后形成第一层多晶硅；步骤八，有源区形成步骤，在所述的第一层多晶硅表面淀积一层正硅乙酸乙酯，经光刻和腐蚀后形成有源区，并在所述有源区表面形成场氧化隔离层；步骤九，第二层多晶硅形成步骤，在所述场氧化隔离层表面淀积多晶硅，进行多晶掺杂，经光刻和刻蚀后形成第二层多晶硅。
2. 如权利要求1所述的用于集成电路的高低压隔离工艺，其特征在于 所述的步骤二包括在衬底材料上形成一层厚度大于5000A的第一氧化层；在所述的第一氧化层表面涂一层光致抗蚀剂，并对该第一氧化层进行光刻 构图，以曝露形成N型埋层区域；腐蚀曝露N型埋层区域表面的二氧化硅，并去除光致抗蚀剂，然后再长一 层第一预注入氧化层；在对所述的N型埋层区域进行磷注入后，在氮气和氧气的气氛下对该N型 埋层区域进行推进，并在推进过程中生长出第二氧化层。
3. 如权利要求l或2所述的用于集成电路的高低压隔离工艺，其特征在于 所述的步骤三包括在所述的第二氧化层表面涂一层光致抗蚀剂，并对该第二氧化层进行光刻 构图，以曝露形成P型下隔离区域；湿法腐蚀曝露的所述P型下隔离区域表面的氧化层，并去除光致抗蚀剂， 然后生长一层第二预注入氧化层；对曝露的所述P型下隔离区域进行硼注入后，在氮气和氧气的气氛下对该 P型下隔离区域进行推进，并在推进过程中生长第三氧化层。
4. 如权利要求3所述的用于集成电路的高低压隔离工艺，其特征在于所 述的步骤四中的N型外延层的外延厚度为20jum,其电阻率为10 ~ 14ohm*cm。
5. 如权利要求4所述的用于集成电路的高低压隔离工艺，其特征在于所 述的步骤五包括在所述的N型外延层表面生长一层第四氧化层；在所述的第四氧化层表面涂一层光致抗蚀剂，并对该第四氧化层进行光刻 构图，曝光显影形成P型上隔离区域；腐蚀曝露的所述P型上隔离区域表面的氧化层，并去除光致抗蚀剂，然后 生长一层第三预注入氧化层；对曝露的所述P型上隔离区域进行硼注入后，在纯氮气气氛下对该P型上 隔离区域进行推进，并在推进过程中生长第五氧化层。
6. 如权利要求5所述的用于集成电路的高低压隔离工艺，其特征在于所 述的步骤六包括漂光所述的第五氧化层，生长一层第六氧化层；在所述的第六氧化层表面涂一层光致抗蚀剂，并对该第六氧化层进行光刻 构图，曝光显影形成P-区域；腐蚀曝露的所述P-区域表面的氧化层，并去除光致抗蚀剂，然后生长一层 第四预注入氧化层；对曝露的所述P-区域进行硼注入后，在氮气和氧气气氛下对该P-区域进行 推进，并在推进后形成厚度大于10000A的第七氧化层，然后腐蚀该第七氧化 层表面的二氧化硅，剩余氧化层作为器件隔离场氧。
7. 如权利要求6所述的用于集成电路的高低压隔离工艺，其特征在于所 述的步骤七包括在所述的器件隔离场氧表面淀积一层多晶硅，然后对该多晶硅进行硼注入， 并在卯0。C的温度下对该多晶硅进行热处理，形成半绝缘多晶硅浮空场板；在所述的多晶硅表面涂一层光致抗蚀剂，并对该多晶硅进行光刻构图，曝 光显影形成第一层多晶硅区域；干法刻蚀曝露的所述第一层多晶硅区域，并去除光致抗蚀剂，形成第一层 多晶石圭。
8. 如权利要求7所述的用于集成电路的高低压隔离工艺，其特征在于所 述的步骤八包括在所述的第一层多晶硅表面淀积一层正^f圭乙酸乙酯，并在900。C的温度下 以及氧气气氛中对所述的正硅乙酸乙酯进行增密；在该正硅乙酸乙酯表面涂一层光致抗蚀剂，并对其进行光刻构图，曝光显 影形成有源区；腐蚀曝露的所述有源区表面的氧化层，并去除光致抗蚀剂，形成场氧化隔 离层。
9. 如权利要求8所述的用于集成电路的高低压隔离工艺，其特征在于所 述的步骤九包括在所述的场氧化隔离层表面淀积一层多晶硅，并对该多晶硅进行磷掺杂； 在所述的多晶硅涂一层光致抗蚀剂，并对该多晶硅进行光刻构图，然后刻 蚀该多晶硅，并去除光致抗蚀剂，形成第二层多晶硅。
全文摘要
本发明涉及一种用于集成电路的高低压隔离工艺，包括以下步骤衬底材料选择步骤；N型埋层区域形成步骤；P型下隔离区域形成步骤；外延生长步骤；P型上隔离区域形成步骤；P-区域形成步骤；第一层多晶硅形成步骤；有源区形成步骤；第二层多晶硅形成步骤。本发明可以在同一衬底上实现高压电源和低压电源的隔离。
文档编号H01L21/761GK101673700SQ20091019621
公开日2010年3月17日 申请日期2009年9月23日 优先权日2009年9月23日
发明者朱林佩, 陈康民 申请人:上海贝岭股份有限公司