专利名称：多层配线基板的制作方法
技术领域：
本发明涉及包括用于搭载LSI、IC等半导体元件的基板的多层配线基板，特别地 涉及能够降低高频用途中之电信号损耗的半导体元件搭载基板和多层配线基板。
背景技术：
多层配线基板，在通过搭载半导体元件而与该半导体元件一起被收容于相同封装 中来构成半导体装置，或者在通过搭载多个电子部件(半导体装置和其他的有源体部件、 电容器和电阻元件等无源体部件等)而构成信息设备、通信设备、显示装置等电子装置方 面正被广泛地使用(例如参考专利文献1)。伴随着这些半导体装置和信息设备等近年来的 高速传输化和小型化，寻求进行信号频率的高频化和信号配线密度的高密度化，以及同时 实现高频信号的传输和高密度配线。但是，由于信号频率的高频化和信号配线密度的高密度化增加了传输损耗，因此 确保传输信号的可靠性是困难的，从而不能够解决在同一基板上实现信号配线的高密度化 和高频信号的传输的课题。专利文献1 日本特开2007-288180号公报。
发明内容
本发明是鉴于上述课题而提出的，目的在于提供一种多层配线基板，其在同一基 板上实现高频信号传输部的传输损耗的降低和低频信号传输部的高密度化。根据本发明，得到一种多层配线基板，其具有第一配线区域，多个第一配线层隔 着第一绝缘层而被层叠；以及第二配线区域，具有厚度为该第一绝缘层的厚度的2倍以上 的第二绝缘层，并且将宽度为所述第一配线层的宽度的2倍以上的第二配线层设置在所述 第二绝缘层上，第一配线区域和第二配线区域被一体地构成在同一基板上。作为这种结构，通过在第一配线区域中主要传输IGHz以下的频率信号，在第二配 线区域中主要将超过IGHz的高频信号优选地高速传输Icm以上的长距离，能够通过第一配 线区域维持高安装密度，并且通过第二配线区域抑制将高频信号进行长距离传输时的传输 信号的恶化。即，将第一配线区域主要用作低频信号传输部，将第二配线区域主要用作高频 信号传输部。在本发明中，所谓“绝缘体”或者“绝缘层”，是指由JISC3005测定的电阻率为 Ik Ω-cm以上的部件。此外，在本发明中，所谓“配线图案”或者“配线”，使用由JISC3005测 定的电阻率小于lkQ-cm的材料所形成的线路，并包括电路的概念。导体的截面形状不限 于矩形，也可以是圆形、椭圆形、其他的形状。绝缘体的截面形状也没有特别地限定。本发明中，优选地，能够使得所述第二配线区域包括具有厚度比所述第二绝缘层 厚的第三绝缘层和在该第三绝缘层上设置的宽度比所述第二配线层的宽度大的第三配线 层的部分。在本发明中，优选地，通过将构成所述第二配线区域的绝缘层的电介质厚度设为40微米以上，配线宽度设为30微米以上，能够更有效地抑制在主要将超过IGHz的高频信号 进行Icm以上的长距离传输时的信号损耗的恶化。在本发明中，优选地，通过在所述第一配线区域和第二配线区域之间的边界部的 绝缘层上，贯通该绝缘层而形成导体，并且将该导体接地，能够抑制第一配线区域和第二配 线区域的信号的相互电耦合，能够抑制来自相互的信号配线的辐射噪声。现在一般使用的信号配线的特性阻抗是50 Ω，但是通过设计所述第一和第二配线 区域的配线宽度和电介质(绝缘层)厚度以及配线厚度，使得特性阻抗优选地成为100Ω 以上，能够抑制在配线中流动的电流，从而能够降低传输损耗。此外，通过使用绝缘材料，使得所述第一配线区域和第二配线区域的绝缘层的介 电常数是2. 7以下，介质耗散因数(dissipation factor)是0. 015以下，能够抑制传输信 号的恶化。发明效果根据本发明，能够通过第一配线区域维持高安装密度，并且通过第二配线区域抑 制将高频信号进行长距离传输时的传输信号的恶化，能够在同一基板上实现多层配线基板 的信号配线的高密度化和传输信号的高频化。
图1是表示本发明第一实施方式的多层配线基板的结构的截面图。图2是表示图1所示的多层配线基板的制作流程的截面图。图3是表示本发明第二实施方式的多层配线基板的结构的截面图。图4是表示本发明第三实施方式的多层配线基板的结构的截面图。图5是表示本发明的实施例1的传输线路、和作为比较例而在多层配线基板中的 第二配线区域形成了微带线(microstripe line)结构的传输线路的传输损耗和信号频率 的关系的示意图。图6是对于相对介电常数2. 6、IOGHz的介质耗散因数0. 01的电介质的情况，关于 配线宽度、电介质厚度(绝缘层厚度)和传输损耗的关系所求得的特性图。图7是对于相对介电常数2. 6、IOGHz的介质耗散因数0. 01的电介质的情况，求出 电介质厚度(绝缘层厚度)和传输损耗的关系的特性图。图8是对于相对介电常数和介质耗散因数不同的情况下，用于对电介质厚度(绝 缘层厚度)和传输损耗的关系进行比较所示出的特性图。图9是表示除频率条件以外与图8相同条件下得到的电介质厚度(绝缘层厚度) 和传输损耗的关系的特性图。图10是表示本发明实施例2的多层配线基板的结构的截面图。图11是用于说明图10所示的多层配线基板的制作流程的图。图12是表示实施例2中使用的微带线的配线尺寸的例子的图。图13是表示作为实施例2试制的多层配线基板的截面光学显微镜观察像的照片。图14是表示实施例2制作的微带线的传输特性的图。图15是表示实施例2制作的微带线的传输特性和高频RLGC模型的计算结果的 图。
图16是关于实施例2制作的微带线的可能传输距离特性所示出的图。图17是表示实施例2制作的微带线的消耗电力特性的图。图18是将实施例2制作的微带线的传输特性与现有技术例子进行比较并表示的 图，其中假设将距离IOcm抑制为-3db损耗，能够传输的频率为fp，每1根配线的耗电为附图符号说明100多层配线基板101第一配线区域(高密度安装区域)102第二配线区域(高频传输区域)103a第一配线区域中的配线103b，103c第二配线区域中的配线104，104a，104b 绝缘层105导电膜(接地电极)
具体实施例方式(第一实施方式)下面，基于
本发明的第一实施方式。如图1所示，作为本发明第一实施方式之电路基板的多层配线基板100，具有第一 配线区域(多层配线区域)101和第二配线区域(多层配线区域)102。第一配线区域(多 层配线区域)101的板状或者膜状的绝缘层104a，104b和配线103a被相互层叠。对于第二 配线区域(多层配线区域)102，在绝缘层104上具有配线103b，该绝缘层104具有相对于 第一配线区域101的每1层的绝缘层厚度Hl为2倍以上的绝缘层厚度H2。配线10 的配 线宽度W2设为相对于第一配线区域101的配线103a的配线宽度Wl为2倍以上。105是导 电膜。第一实施方式的多层配线基板100被用作例如半导体元件封装基板。在该多层配 线基板100中，当为主要从半导体元件的端子传输的信号的频率超过IGHz且传输距离超过 Icm之用途时，使用第二配线区域102，除此之外使用第一配线区域101。尽管第二配线区域102中的绝缘层厚度H2没有特别限定，但是优选地，通过设为 40微米以上的膜厚，能够使IGHz以上的高频信号的传输损耗极大地降低。尽管配线10 的宽度W2没有特别限定，但是优选地，通过设为30微米以上的配线宽度，能够使IGHz以上 的高频信号的传输损耗极大地降低。尽管第一配线区域101的特性阻抗没有特别限定，但是，通过设计第二配线区域 102的配线宽度和电介质(绝缘层)厚度及配线厚度，使得特性阻抗优选地成为100Ω以 上，从而能够抑制在配线中流动的电流，特别能够降低高频中的传输损耗。第一配线区域101中的配线间距离Gl没有被特别限定。尽管第一配线区域101和 第二配线区域102的边界上的配线间距离G2没有被特别限定，但是，通过成为第二配线区 域102的绝缘层厚度H2以上，能够抑制配线间的耦合，以及能够抑制串扰(crosstalk)噪 声。第一配线区域101中的配线层的厚度Tl没有特别限定。尽管第二配线区域102中的配 线层的厚度T2没有特别限定，但是在将传输信号频率设为f、配线10 的电导率(electricconductivity)设为ο以及绝缘层104的导磁率设为μ的情况下，电磁波进入配线的深度 d优选地是由下述式1表示的值d以上。[式1], 1 = / VWcr在同一基板上一体地构成第一配线区域101和第二配线区域102的方法例如按以 下方式进行。如图2(a)所示，首先，将绝缘层104(图1)的下部绝缘层10 形成为片状。在该 下部绝缘层10 的下面形成导电膜105，并且在下部绝缘层10 的上部形成配线层103。 导电膜105和配线层103能够通过电镀法、溅射法、有机金属CVD法、Cu等金属膜的粘结法 等来形成例如Cu膜。接着，如图2(b)所示，通过光刻法(photo lithography)等对配线层103进行图 案化，形成希望图案的配线103a。配线103构成第一配线区域101中的配线图案，但第二配 线区域102中的配线层通过刻蚀法等除去。接下来，如图2(c)所示，在形成了配线103a的 下部绝缘层10 之上形成上部绝缘层104b。上部绝缘层104b例如与下部绝缘层10 同 样被形成为片状，并且通过例如按压(press)法被粘合在下部绝缘层10 之上。其后，如图2 (d)所示，将配线层103形成在上部绝缘层104b之上。接着，如图2 (e) 所示，通过光刻法等对上部绝缘层104b上的配线层103进行图案化，将第一配线区域101 的配线103a也形成在上部绝缘层104b上，并且将第二配线区域102的配线103b形成在上 部绝缘层104b上。而且，上部绝缘层104b也可以通过例如旋涂法或者涂覆法等形成。(第二实施方式)下面，参考图3说明第二实施方式。如图3所示，在第二实施方式中，在图1说明的最上层的配线103a，103b上形成绝 缘层104c，并且在绝缘层l(Mc上的第一配线区域101形成配线103a，但在第二配线区域 102当中，不是形成了配线10 的第一部分而在第二部分形成配线103c。在第二配线区域 102的第二部分中，在最上层的配线103c之下的绝缘层上不形成配线层，该绝缘层的厚度 H3变成绝缘层厚度Hl的3倍以上。此外，配线103c的宽度W3优选地也比第一部分的配线 10 的宽度W2大。在第二实施方式中，第二配线区域(多层配线区域)102具有由相对于 第一配线区域(多层配线区域)101的每1层的绝缘层厚度Hl为2倍以上的多种绝缘层厚 度H2、H3所规定的绝缘层104，并且，除了在具有由相对于配线103a的配线宽度Wl为2倍 以上的多种的配线宽度W2、W3所规定的配线103b，103c这点之外，具有与第一实施方式同 样的构成。下面，在各个实施方式中，对与所述第一实施方式共同的部件给与相同的符号，将 其说明进行一部分省略。下面，仅仅对于不同点进行详细地说明。根据第二实施方式，在具有第二配线区域102中的多种绝缘层厚度的配线当中， 配线下部的绝缘层厚度厚的结构的一方，即厚度H3的绝缘层上的配线103c的一方，更能够 抑制高频信号的传输损耗。而且，尽管在图3中将第二配线区域102中的配线以10 和 102c这两种为代表，但是第二配线区域102中的配线结构的绝缘层厚度和配线宽度并不被限定为两种。此外，如果满足与第一配线区域101的配线结构之间的关系，则第二配线区域 102中的配线结构上的绝缘层厚度和配线宽度的组合并没有被限定。(第三实施方式)参考图4，说明第三实施方式。对于第三实施方式，被形成使得在第一配线区域101和第二配线区域102之间的 边界区域中，设置通孔(via hole)即在纵向方向上贯通绝缘层的孔，用导电体填埋该孔，介 由该导电体将配线106连接到接地电极105，除了这些方面之外，具有与第一实施方式同样 的构成。通过配置与接地电极105连接的通孔导电体和配线106，能够抑制第一配线区域 101中的配线的信号和第二配线区域102中的配线的信号之间的电耦合，能够抑制对在第 二配线区域102中传输的信号的噪声。尽管在图4中将配线106连接到作为接地电极的导电膜105，但是如果配线106连 接到接地电极，则与接地电极之间的位置关系没有被限定。而且，配线106的截面结构和通 孔导电体的截面结构不局限为矩形。此外，也可采用以下结构来代替设为如图4那样通过一个通孔导电体连接到接地 电极(导电膜)105的构成，即首先，通过贯通上部绝缘层104b的第一通孔导电体连接到设 置于下部绝缘层10 之表面的连接盘(land)，通过贯通下部绝缘层10 的第二通孔导电 体将该连接盘和接地电极105进行连接。该例作为实施例2在后面进行详细的说明。在这 种情况下，第一通孔导电体和第二通孔导电体也可不设为一直线而通过错开来配置。也可在图4结构的上部按图3那样形成绝缘层104c，并且在绝缘层l(Mc上的第二 配线区域102内的配线10 和配线103c之间的绝缘层l(Mc上设置接地配线，并介由通孔 导电体连接到接地电极105。[实施例]下面，基于更详细的实施例说明本发明，但本发明不局限于该实施例。(实施例1)如果参考图1，则通过所述第一实施方式记载的多层配线结构，以所述第一实施方 式记载的方法在同一基板上分别形成绝缘层104b的厚度Hl是40微米、配线103a的配线 宽度Wl是104微米、配线厚度Tl是12微米的微带线结构作为第一配线区域101以及绝缘 层104的厚度H2是80微米、配线10 的配线宽度W2是215微米、配线厚度T2是12微米 的微带线结构作为第二配线区域102。本实施例1中的第一配线区域101中的配线间距离Gl是100微米，第一配线区域 101的配线103a和第二配线区域102的配线103b的配线间距离G2是150微米。而且，作 为绝缘层104，使用通过空腔谐振法求得的IGHz的相对介电常数为2. 5、并且IGHz的介质 耗散因数为0. 01的聚环烯烃(poly cycloolefin)系绝缘材料。作为配线103a，103b、导电 膜105，通过电镀法形成电阻率为1. 8 μ Ω-cm的金属铜。图5用实线示出了通过S参数法测定信号频率相对于该多层配线基板100中的第 二配线区域102的传输损耗的结果。在将第一配线区域101的每一根配线的占有截面积设为1的情况下，实施例1的 多层配线基板100中的配线的占有截面积是10. 1。(比较例1)
作为第二配线区域102，具有与第一配线区域101相同的结构。除了具有绝缘层 104的厚度H2是40微米、配线10 的配线宽度W2是104微米的微带线结构这点之外，其 余与所述实施例1同样来制造多层配线基板100。图5用虚线示出了通过S参数法测定信 号频率相对于该第二配线区域102的传输损耗的结果。在将第一配线区域101的每一根配线的占有截面积设为1的情况下，比较例1的 多层配线基板100中的配线的占有截面积是7. 0。(比较例2)作为第一配线区域101，具有与第二配线区域102相同的结构。除了具有绝缘层厚 度是80微米、配线宽度是215微米的微带线结构这点之外，其余与所述实施例1同样来制 造多层配线基板100。信号频率相对于该多层配线基板100中的第二配线区域102的传输损耗，变成信 号频率相对于实施例1的第二配线区域102的传输损耗相等的值。在将第一配线区域101的每一根配线的占有截面积设为1的情况下，比较例2的 多层配线基板100中的配线的占有截面积是29. 9。如图5所示，通过实施例1 一方与比较例1进行比较，能够确认可以降低高频信号 的传输损耗。通过实施例1 一方与比较例2进行比较，确认可以使配线的占有截面积变小。图6是针对相对介电常数ε ^ = 2. 6、IOGHz的介质耗散因数tan δ = 0. 01的电 介质的情况，关于配线宽度W、电介质厚度(绝缘层厚度)H和传输损耗的关系所求得的特性 图。图7是对于相对介电常数ε , = 2. 6、IOGHz的介质耗散因数tan δ = 0. 01的电 介质的情况，求出电介质厚度(绝缘层厚度)和传输损耗的关系的特性图。如图7所示，当 将绝缘层的厚度设为40微米以上时，传输损耗极大地降低。另一方面，图8是用于用相对介电常数= 6、IOGHz的介质耗散因数tan δ = 0. 01的电介质(图中左侧)和相对介电常数ε r = 3. 4、IOGHz的介质耗散因数tan δ = 0. 023的电介质(图中右侧)对在IOGHz信号传输中的电介质厚度(绝缘层厚度)和传输 损耗的关系进行比较所示出的图。图9表示除频率为5GHz以外与图8相同条件下得到的电介质厚度(绝缘层厚度) 和传输损耗的关系。如图9的左侧所示，当假设绝缘层的相对介电常数％ = 2. 6、介质耗 散因数tan δ =0.01时，与图9的右侧相比，可以知道传输损耗极大地降低了。根据图6 图9，能够确认与实施例1同样可以降低高频信号的传输损耗，特别地， 能够确认通过使电介质厚度即绝缘层厚度变厚、使绝缘层的相对介电常数和介质耗散因数 变小所引起的传输损耗的降低效果是显著的。而且，传输损耗的降低效果在相对介电常数 是2. 7以下、介质耗散因数是0. 015以下时是显著的。(实施例2)参考图10，说明作为将图3、图4说明的第二、第三实施方式组合的实施例的多层 配线基板100。该多层配线基板100能够称为多个电介质厚度混载·高阻抗印刷配线基 板，其结构将安装密度的降低抑制到最小限度，并且在一个印刷配线基板100上具有能够 将GHz频带特别是IOGHz以上的超高频信号以低耗电进行传输的区域。该多个电介质厚度混载·高阻抗印刷配线基板的特征汇集如下。
A)在一个印刷配线基板100上具有用于传输IGHz以下的低频·直流电源的高密 度安装区域101和以低损耗能够实现超过IGHz之高频传输的高频传输区域102。B)高密度安装区域101将配线宽度W尽可能微细地形成，从而获得安装密度的提 高。电介质厚度Hl为了抑制配线损耗，不进行极端的薄膜化。为了使高密度安装区域101 的配线特性阻抗Zl保持在125 Ω以上，从而实现低耗电，需要抑制电介质膜的薄膜化。例 如，在使用相对介电常数ε , = 2. 60的聚环烯烃树脂薄膜、将电介质膜厚设为Hl = 40微 米、配线高度T= 10微米的情况下，成为特性阻抗Zl = 125 Ω的配线宽度是Wl = 9. 4微 米。该配线通过平滑电镀印刷配线技术能够实现。C)高频传输区域102具有第一部分和第二部分。在第一部分中为了抑制配线金 属损耗而将电介质膜厚设为高密度安装区域101的电介质膜厚的2倍(Η2 = 2ΧΗ1)或者 其以上，在第二部分中设为3倍(Η2’ =3ΧΗ1)或者其以上。该电介质膜厚通过应用积层 式(build-up)多层印刷配线基板的形成方法能够实现。即，在配线图案化时，通过刻蚀除 去高频传输区域102的下层电介质树脂膜上的电镀铜配线，通过在其上积层式第2层和第3 层的树脂膜，不用新引入特殊的工序，就能够实现。高频传输区域102的特性阻抗Z2设为 100 Ω以上。这是因为，其使耗电降低，同时伴随电介质树脂膜厚的增加，抑制了配线宽度的 增加，使安装密度提高。例如，在使用相对介电常数^ = 2. 6的电介质树脂膜、将电介质膜 厚设为Η2 = 80微米、配线高度T = 10微米的情况下，成为特性阻抗Ζ2 = 50Ω的配线宽 度是W2 = 209微米。另一方面，在用特性阻抗Ζ2 = 100 Ω设计配线的情况下，成为W2 = 52微米，实现1/2的耗电，并且抑制配线宽度的增大。而且，第二部分的配线的宽度W2’为 比第一部分的配线的宽度W2大(优选地为2倍以上)。D)对于高频传输区域102和高密度安装区域101的边界，为了降低配线间的信号 的电耦合，抑制在传输信号上叠加的串扰噪声，设置了通过通孔引起的噪声屏蔽。即使在高 频传输区域102中，为了降低第一部分和第二部分的配线间的信号的电耦合，也设置了通 过通孔导电体引起的噪声屏蔽。代替如前述的图4那样由一个通孔导电体连接到接地电极 (导电膜)105的结构，在本实施例中采用了如下这样的结构。首先，由贯通下部绝缘层10 的通孔导电体连接在下部绝缘层10 的表面设置的连接盘和接地电极(导电膜)105，接 着，由贯通上部绝缘层104b的通孔导电体连接在下部绝缘层10 的表面设置的连接盘，进 一步由通孔导电体连接在上部绝缘层104b的表面设置的连接盘和在绝缘层l(Mc的表面设 置的连接盘。为了验证由实施例2产生的多个电介质厚度混载·高阻抗印刷配线基板的效果， 进行以下的试验。首先，根据图11所示的积层式多层印刷配线基板的制作工序来制作多个电介质 厚度混载 高阻抗印刷配线基板。对电介质树脂膜使用厚度H = 40微米的聚环烯烃树脂， 在同一基板上制作具有电介质厚度Hl = 40微米、配线宽度Wl = 10微米、配线高度T= 10 微米的配线的区域(特性阻抗Zl = 123Ω)作为高密度安装区域101和具有H2 = 80微米、 W2 = 50微米、T = 10微米的微带线的配线区域(特性阻抗Z2 = 101Ω)作为高频传输区 域102，验证多个电介质厚度混载·高阻抗印刷配线基板。在高频传输区域102中，通过在刻蚀时除去第1层的铜电镀配线，与第2层的电介 质树脂膜一起将膜厚设为2XH = H2 = 80微米。该工艺流程能够通过使用了在聚环烯烃树脂上形成平滑电镀的技术后的积层式多层印刷配线基板的配线形成工序来实现。接着，为了确认高频传输区域102的传输特性，根据与图11同样的工艺来形成微 带线结构，判定其高频传输特性。对于电介质膜厚，通过将H = 40微米的聚环烯烃树脂重 叠2层或者3层而设为H2 = 80微米和H，= 120微米。对于配线的特性阻抗，制作ZO = 50 Ω和ZO = 100 Ω两类。图12示出了制作的微带线结构的配线尺寸。通过对上述的微带线的传输特性和H = 40微米的微带线的传输特性的实测值进 行比较，实测电介质膜厚的不同对传输特性施加的影响，从而验证多个电介质厚度混载 高 阻抗印刷配线基板的优越性。此外，通过高频RLGC模型来分析上述的多个电介质厚度混 载·高阻抗印刷配线基板的传输特性，从而确认其优越性。图13表示通过使用低介电常数·低介电损耗·平滑电镀电介质树脂膜所制作的 多个电介质厚度混载 高阻抗印刷配线基板的截面光学显微镜观察像。作为图中左侧的高 密度安装区域，对Hl =40微米的电介质膜的每1层，形成了宽度Wl = 10微米的配线。作 为图中左侧的高频传输区域，以电介质膜2层部分的膜厚Η2 = 80微米来正确地形成配线 宽度W2 = 50微米的配线。由此，示出了通过积层式多层印刷配线基板工艺，能够形成多个 电介质厚度混载·高阻抗印刷配线基板。图14表示制作的微带线的高频传输特性。在通过使用低介电常数·低介电损 耗 平滑电镀电介质树脂膜而降低了传输损耗之后，通过将电介质膜厚做成Η2 = 80微米或 者Η2，= 120微米，能够以-3dB/10cm的传输损耗来实现超过IOGHz的超高频传输。验证了 即使将特征阻抗设为ZO = 100 Ω来对配线进行微细化，传输损耗也被抑制到与ZO = 50 Ω 的微带线几乎相同的损耗。这是因为，由于配线金属损耗与配线电阻+ (特性阻抗)Χ2几 乎相等，因此即使因配线的微细化使配线电阻增大，由于使特性阻抗增大，也能够防止配线 损耗的增大。这样，由于能够通过使特性阻抗变高来使配线进行微细化，因此即使在高频信 号传输区域中也能够抑制面内的安装密度的降低，并且能够使超过IOGHz的传输信号传输 IOcm以上，并且能够将每1根配线的耗电抑制到现有技术的1/2以下。图15表示与图14相同的传输特性的实测结果和通过高频RLGC模型得到的传输 特性的计算结果。模型使用的聚环烯烃树脂的电介质特性、配线尺寸使用图12的值。配线 电阻率设为P =1.72μ Ω-cm，不考虑由表面粗糙引起的配线损耗的增大。在各个膜厚中， 看到实测结果和高频RLGC模型的计算结果良好的一致，显然不存在由电介质-金属界面的 粗糙或者由电介质树脂膜的叠层引起的树脂膜界面对传输特性施加的影响。图16表示根据制作的微带线的传输特性所计算的可能传输距离。可能传输距离 定义为/S21/成为-3dB以下的信号传输距离。当用印刷配线基板上大致必要的传输距离 IOcm进行比较时，验证了能够传输在H2 = 80微米·Ζ0 = 100 Ω下的fp = 13. 0GHz、在H2， =120微米· ZO = 100 Ω下的fp = 16. IGHz之类的超高频。图17表示根据该传输特性计算的每1根配线在IOcm传输时的耗电。通过使特性 阻抗ZO高达100 Ω并且降低传输损耗，在传输IOGHz信号时的每1根配线、每IOcm的耗电， 在 Η2 = 80 微米·Ζ0 = 100 Ω 的情况下为 Pb。ard = 13. 3mW，在 H2，= 120 微米·Ζ0 = 100 Ω 下为Pb。arf = 12. 6mff的耗电，与现有技术的在环氧树脂上形成的H = 40微米· ZO = 50 Ω 的微带线的耗电51. 3mW相比，被抑制到大约1/4的耗电，从而实现了大幅度的低耗电。即 使在低频区域，由于使特性阻抗成为2倍，因此确认能够将耗电降低到1/2。
图18将制作的微带线的传输特性与现有技术例子进行比较和表示，其中假设将 距离IOcm抑制为-3db的损耗，能够传输的频率为fp，每1根配线的耗电为Pb。a,d。通过采 用将使用了低介电常数 低介电损耗 平滑电镀技术的聚环烯烃树脂用作电介质树脂膜的 多个电介质厚度混载配线结构，能够以现有技术的1/2以下的低耗电进行IOGHz以上的信 号传输，能够维持和达成安装密度，从而实现超高频·低耗电· /高密度印刷配线基板。尽管在上述各个实施例中作为绝缘层104使用了聚环烯烃系绝缘材料，但是如果 是在前述JISC3005下测定的电阻率为Ik Ω-cm以上的绝缘体，则不局限于此，例如能够例 示出环氧树脂、苯酚树脂(7工7 —>樹脂)、聚酰亚胺树脂、聚酯树脂、碳氟树脂(7夂素 樹脂)、变性聚苯撑醚树脂(変性求1」7工二 >工一 樹脂)、双马来酰亚胺 三嗪树脂 (匕‘7 l· 4 S F .卜丨J 7夕 >樹脂)、变性聚苯醚树脂(変性水。丨J 7工二 l· >才矢寸JK樹脂)、硅树脂、丙烯酸树脂、苯并环丁烯树脂( >、)')^ r >樹脂)、聚萘二甲酸 乙二醇酯树脂(水。1J工子 >> 少7夕〉一卜樹脂)、聚环烯烃树脂(水。丨J *夕口才l· 7 ^ >樹脂)、聚烯烃树脂、氰酸酯(〉τ·彳、一卜工;^ f > )树脂和三聚氰酰胺树脂等。尽管在 实施例中，作为配线103a，10;3b和导电膜105的材料，使用了金属铜，但是，如果是由前述 JISC3005测定的电阻率不满足Ik Ω-cm的材料，则不局限于此，例如，例示出铜、金、银、铝、 镍、导电性碳等。配线103a，10 和导电膜105的形成方法不局限于电镀法，例如，还可以 使用溅射法、有机金属CVD法、铜等金属膜粘结法等。本发明不局限于上述的实施方式，在本发明的范围内能够进行各种改变。例如，本 发明的配线结构能够适用于除微带配线结构以外的配线结构，例如带配线结构或者其他的 多层配线结构。下面记载了本发明能够采用的方式。(方式1)一种半导体装置，特征在于，将上述各个实施方式的多层配线基板用作半导体元 件的搭载基板。(方式2)方式1的半导体装置，特征在于，所述半导体元件和所述多层配线基板被收容在 同一封装中。(方式3)方式1或者2的半导体装置，特征在于，在所述第一配线区域中传输频率为IGHz 以下的信号，在所述第二配线区域中传输频率超过IGHz的信号。(方式4)方式1到3任何一个的半导体装置，特征在于，在所述第二配线区域中包括将信号 传输Icm以上的部分。(方式5)一种电子装置，特征在于，将上述各个实施方式的多层配线基板用作多个电子部 件的搭载基板。(方式6)方式5的电子装置，特征在于，所述多个电子部件和所述多层配线基板被收容在同一容器中。
(方式7)方式5或者6的电子装置，特征在于，在所述第一配线区域中传输频率为IGHz以 下的信号，在所述第二配线区域中传输频率超过IGHz的信号。(方式8)方式5到7任何一个的电子装置，特征在于，在所述第二配线区域中包括将信号传 输Icm以上的部分。
权利要求
1.一种多层配线基板，其特征在于，具有第一配线区域，多个第一配线层隔着第一绝缘层而被层叠；以及第二配线区域，具有厚度为该第一绝缘层的厚度的2倍以上的第二绝缘层，并且将宽 度为所述第一配线层的宽度的2倍以上的第二配线层设置在所述第二绝缘层上，所述第一配线区域和所述第二配线区域被一体地形成在同一基板上。
2.根据权利要求1所述的多层配线基板，其特征在于，所述第二配线区域包括具有第三绝缘层和第三配线层的部分，其中所述第三绝缘层的 厚度比所述第二绝缘层厚，所述第三配线层设置在该第三绝缘层上，宽度比所述第二配线 层的宽度宽。
3.根据权利要求1或者2所述的多层配线基板，其特征在于，所述第二配线区域中的配线层的配线宽度是30微米以上，且绝缘层的厚度是40微米 以上。
4.根据权利要求1到3任何一项所述的多层配线基板，其特征在于，在所述第一配线区域和所述第二配线区域之间的边界部的绝缘层上，贯通该绝缘层而 形成导体，该导体被接地。
5.根据权利要求1到4任何一项所述的多层配线基板，其特征在于，由所述第二配线区域中的配线层所形成的配线图案的特性阻抗是100Ω以上。
6.根据权利要求1到5任何一项所述的多层配线基板，其特征在于，所述第二配线区域中的绝缘层的相对介电常数是2. 7以下，并且介质耗散因数是 0. 015以下。
7.一种半导体装置，其特征在于，将权利要求1到6任何一项所述的多层配线基板用作 半导体元件的搭载基板。
8.根据权利要求7所述的半导体装置，其特征在于，所述半导体元件和所述多层配线基板被收容于相同封装中。
9.根据权利要求7或者8所述的半导体装置，其特征在于，在所述第一配线区域中传输频率为IGHz以下的信号，在所述第二配线区域中传输频 率超过IGHz的信号。
10.根据权利要求7到9任何一项所述的半导体装置，其特征在于，在所述第二配线区域中包括将超过IGHz的信号传输Icm以上的部分。
11.一种电子装置，其特征在于，将权利要求1到6任何一项所述的多层配线基板用作 多个电子部件的搭载基板。
12.根据权利要求11所述的电子装置，其特征在于，所述多个电子部件和所述多层配线基板被收容于相同容器中。
13.根据权利要求11或者12所述的电子装置，其特征在于，在所述第一配线区域中传输频率为IGHz以下的信号，在所述第二配线区域中传输频 率超过IGHz的信号。
14.根据权利要求11到13任何一项所述的电子装置，其特征在于，在所述第二配线区域中包括将超过IGHz的信号传输Icm以上的部分。
全文摘要
本发明提供一种多层配线基板。多层配线基板(100)具有第一配线区域(101)，其中配线(103a)和绝缘层(104a，104b)交替地层叠；以及第二配线区域(102)，其中相对于第一配线区域(101)的绝缘层的厚度H1，绝缘层(104)的厚度H2是2倍以上，并且相对于配线宽度W1，配线(103b)的宽度W2为2倍以上。第一配线区域(101)和第二配线区域(102)被一体地形成在同一基板上。
文档编号H01P3/08GK102057483SQ200980121220
公开日2011年5月11日 申请日期2009年5月22日 优先权日2008年6月6日
发明者今井纮, 大见忠弘, 寺本章伸, 须川成利 申请人:国立大学法人东北大学, 财团法人国际科学振兴财团