专利名称：抗辐照eeprom存储阵列隔离结构的制作方法
技术领域：
本发明涉及一种抗辐照EEPROM存储阵列的隔离结构，属于集成电路技术领域。
背景技术：
EEPROM存储阵列作为非挥发存储设备，大量用于航空与航天领域。但是由于空间 应用环境的复杂性，存储阵列常常会受到辐照的影响而使关键数据丢失或器件失效。如何 满足空间应用的需要，提高EEPROM的抗辐照性能，是多年来研究的热点。现有技术中由NMOS管形成的存储单元之间不增加额外的隔离结构，单元与单元 之间由工艺过程中的场氧进行隔离。如图1所示，该EEPROM存储单元制作在半导体衬底8 上，包括N型有源区2，栅氧化层3，栅4，左右两个NMOS管之间为场氧1。在常规环境中，场 氧1中没有导电沟道，不存在漏电流。在辐照环境中，在场氧1区会产生电离电子-空穴对； 由于陷阱的俘获作用，在Si/Si02系统的S^2 —侧堆积正电荷，形成界面态，有可能形成场 氧下反型的漏电沟道。场氧漏电沟道能延伸到邻近的晶体管的N型有源区2，这将在相邻的 NMOS管之间产生漏电流Id。所以标准EEPROM存储单元阵列结构不具备在辐照环境中应用 的价值。
发明内容
本发明目的在于解决上述问题，在现有的工艺基础上，研究了辐照对EEPROM存储 阵列的影响，提出了一种新的抗辐照EEPROM存储阵列隔离结构，使EEPROM存储阵列具有抗 辐照能力。按照本发明提供的技术方案，所述抗辐照EEPROM存储阵列隔离结构包括制作在 半导体衬底上的EEPROM存储单元，所述EEPROM存储单元呈阵列排列，EEPROM存储单元之 间通过场氧相隔离，在所述场氧下面增加场注，使得存储阵列中的每个EEPROM存储单元与 其上下左右四个EEPROM存储单元通过所述场注隔开，所述场注与相邻EEPROM存储单元不 接触。所述场注呈现网格状结构。由EEPROM存储单元构成的存储阵列的字线选择栅采用二铝纵向走线，控制栅和 位线采用三铝横向走线。所述EEPROM存储单元由NMOS管形成。所述场注是在场氧填充之前向半导体衬底表面注入硼，使得场注区存在大量的空 穴。本次发明的优点是保证器件性能的条件下，在单元与单元之间使用场注隔离结 构，以防止单元之间的漏电，在抗辐照加固的同时没有影响到存储单元阵列的存储性能。
图1为已有技术中EEPROM存储阵列内单元之间漏电原理图。
图2为本发明隔离结构平面示意图。图3为本发明单元之间隔离原理剖面图。图4为本发明存储阵列结构平面示意图。
具体实施例方式下面结合附图和实施例对发明的技术方案进行详细说明。本发明对EEPROM存储 阵列设计方案如下。针对辐照效应对EEPROM存储阵列的影响是辐照会形成场氧下反型的漏电结 构，场氧漏电沟道能延伸到邻近的晶体管的有源区，使相邻单元管之间的隔离失效，形成静 态漏电流通道，导致器件失效。在设计EEPROM存储阵列设计时，利用场注技术，对相邻的 EEPROM单元进行隔离。隔离后相邻单元之间不存在漏电流通路。抗辐照EEPROM存储单元外围均为场氧1，根据场氧隔离的漏电原理，采用了如图2 所示的结构，在每个存储单元外围加入场注5形成一个场注环。该场注环有一定的宽度W， 此宽度W保证了一定的注入面积，使得辐照环境下场注5隔离有效；该场注环与相邻单元的 N型有源区2保持一定的距离D，此距离D保证了 N型有源区2与衬底8之间的击穿电压不 会由于场注5的存在而降低。该结构的工作原理如图3所示，半导体衬底8上制作有场氧1，两个相邻的存储单 元各自的N型有源区2，栅氧化层3，栅4，场注5。与图1相比，单元与单元之间的场氧1下 面添加了场注5。场注5是在场氧1填充之前向半导体衬底8表面注入一定剂量的硼，使得 场注5区存在大量的空穴。由于界面态存在而产生电子漏电流时，会被场注5区的空穴所 复合，阻断了电流的通路，因此不会在存储单元与存储单元之间产生漏电流。图4是本发明采用场注隔离结构的阵列示意图。在该阵列结构中，存储单元的字 线选择栅SGf 4由二铝6纵向走线，位线BLf 4和控制栅CGf 4由三铝7横向走线；每一个 EEPROM存储单元周围都环绕着场注5，使其与上下左右四个存储单元完全由场注5隔开。该 场注5呈网格状结构。本发明解决了由辐照所产生的总剂量效应(TID)对EEPROM存储阵列中相邻存储 单元之间场区漏电的影响，提高了 EEPROM器件存储单元阵列的抗辐照能力，采用200 KRad (Si)以上抗辐照存储单元组成的存储阵列抗总剂量能力可达到200 KRad (Si)以上。
权利要求
1.抗辐照EEPROM存储阵列隔离结构，包括制作在半导体衬底上的EEPROM存储单 元，所述EEPROM存储单元呈阵列排列，EEPROM存储单元之间通过场氧相隔离，其特征在 于在所述场氧下面增加场注，使得存储阵列中的每个EEPROM存储单元与其上下左右四个 EEPROM存储单元通过所述场注隔开，所述场注与相邻EEPROM存储单元不接触。
2.如权利要求1所述抗辐照EEPROM存储阵列隔离结构，其特征在于所述场注呈现网格 状结构。
3.如权利要求1所述抗辐照EEPROM存储阵列隔离结构，其特征在于由EEPROM存储单 元构成的存储阵列的字线选择栅采用二铝纵向走线，控制栅和位线采用三铝横向走线。
4.如权利要求1所述抗辐照EEPROM存储阵列隔离结构，其特征在于所述EEPROM存储 单元由NMOS管形成。
5.如权利要求1所述抗辐照EEPROM存储阵列隔离结构，其特征在于所述场注是在场氧 填充之前向半导体衬底表面注入硼，使得场注区存在大量的空穴。
全文摘要
本发明公布了一种抗辐照EEPROM存储单元阵列隔离结构，包括制作在半导体衬底上的EEPROM存储单元，所述EEPROM存储单元呈阵列排列，EEPROM存储单元之间通过场氧相隔离，在所述场氧下面增加场注，使得存储阵列中的每个EEPROM存储单元与其上下左右四个EEPROM存储单元通过所述场注隔开。该设计解决了由辐照所产生的总剂量效应对EEPROM存储阵列中相邻存储单元之间场区漏电的影响。本发明利用场注技术，对相邻的EEPROM存储单元进行隔离。该阵列设计抗总剂量能力达到200KRad(Si)以上，隔离后相邻单元之间不存在漏电流通路。在抗辐照加固的同时，没有影响到存储单元阵列本身的存储性能。
文档编号H01L23/552GK102110692SQ20111002504
公开日2011年6月29日 申请日期2011年1月24日 优先权日2011年1月24日
发明者封晴, 张艳飞, 李博, 王晓玲, 田海燕 申请人:中国电子科技集团公司第五十八研究所