本发明主要涉及到一种沟槽肖特基MOS半导体装置，本发明的半导体装置是功率MOSFET器件的基础结构，本发明还涉及一种沟槽肖特基MOS半导体装置的制造工艺。
背景技术：
具有沟槽结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通压降和不断提高器件开关速度成为器件发展的重要趋势。传统沟槽MOS器件在沟槽内壁生长有栅氧，沟槽内填充有多晶硅，沟槽边侧半导体材料依次设置有源区、体区和漏区。
技术实现要素：
本发明提出一种沟槽肖特基MOS半导体装置。一种沟槽肖特基MOS半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个沟槽，位于漂移层中和半导体装置表面，沟槽内壁有绝缘层，同时，沟槽内填充有多晶半导体材料；体区，为第二传导类型的半导体材料，临靠沟槽侧壁和半导体装置表面，体区之间为第一传导类型的半导体材料，且与漂移层相连；源区，为金属或金属与半导体材料形成的化合物，位于体区表面；肖特基势垒结，位于体区之间的第一传导类型的半导体材料表面。一种沟槽肖特基MOS半导体装置的制造方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行刻蚀半导体材料，形成沟槽；通过倾斜注入退火工艺，进行杂质扩散；在沟槽内壁形成绝缘层，在沟槽内填充多晶半导体材料；在器件表面形成钝化层，然后去除器件表面部分钝化层；在器件表面淀积金属，进行烧结。本发明的一种沟槽肖特基MOS半导体装置，使用金属或金属与半导体材料形成的化合物替代传统MOS器件的半导体材料源区，并且将肖特基结引入器件中，简化了器件的结构和制造工艺，降低了器件的导通压降，提高了器件的开关速度。附图说明图1为本发明一种沟槽肖特基MOS半导体装置。其中，1、衬底层；2、漂移层；3、体区4、源区；5、氧化层；6、N型多晶半导体材料；7、肖特基势垒结。具体实施方式图1示出了本发明一种沟槽肖特基MOS半导体装置的示意性剖面图，下面结合图1详细说明本发明的半导体装置。一种沟槽肖特基MOS半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm-3，厚度为10um；体区3，位于漂移层2之上，临靠沟槽，为P传导类型的半导体材料，体区3厚度为2um；源区4，临靠沟槽和体区表面，为金属与半导体材料形成的化合物；氧化层5，为硅材料的氧化物，位于沟槽内壁；沟槽的宽度为2um，沟槽之间的间距为3um，；N型多晶半导体材料6，位于沟槽内，为高浓度杂质掺杂的多晶半导体材料；肖特基势垒结7，位于体区3之间的N型半导体材料表面。本实施例的工艺制造流程如下：第一步，在衬底层1上通过外延生产形成第一传导类型的半导体材料漂移层2；第二步，在表面热氧化形成氧化层，在待形成沟槽区域表面去除氧化层；第三步，进行干法刻蚀，去除半导体材料，形成沟槽；第四步，通过倾斜注入硼退火，进行杂质扩散形成体区3；第五步，在沟槽内壁热氧化形成氧化层5，在沟槽内填充N型多晶半导体材料6；第六步，在器件表面形成钝化层，然后去除器件表面部分钝化层；第七步，在器件表面淀积势垒金属，进行烧结工艺，形成源区4和肖特基势垒结7，如图1所示。然后在此基础上，淀积金属铝，然后反刻铝，为器件引出源极和栅极。通过背面金属化工艺为器件引出漏极。通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明。本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。