器件隔离区域内的拾取器件结构的制作方法
【专利摘要】一种器件包括在半导体衬底内形成的器件隔离区域，器件隔离区域具有用于光敏器件的间隙；在衬底上方形成的伪栅极结构，伪栅极结构包括部分地环绕器件隔离区域内形成的掺杂的拾取区域的至少一个结构；以及连接至掺杂的拾取区域的通孔。本发明涉及器件隔离区域内的拾取器件结构。
【专利说明】器件隔离区域内的拾取器件结构
【技术领域】
[0001]本发明涉及器件隔离区域内的拾取器件结构。
【背景技术】
[0002]光敏器件用于各种电子器件。例如，光敏器件的阵列可用于形成将在数码相机中使用的图像传感器阵列。光敏器件通常包括位于将光能转化为电能的半导体材料内的有源区域。
[0003]光敏器件阵列内的每个单元包括:主要光敏区域以及一些电路部件，诸如用于测量由光敏器件产生的电流的晶体管和电阻器。由于偏离的电流会在光敏区域内引起暗电流，所以这些电路部件与光敏区域隔离是重要的。这不利地影响了通过光敏区域实施的光强度测量。
[0004]一种隔离器件结构的方法是使用浅沟槽隔离件。浅沟槽隔离件是在半导体制造中使用的常见技术，并且其涉及形成浅沟槽，然后用介电材料填充浅沟槽。然而，这种技术涉及可能破坏衬底表面的等离子体蚀刻。这可能不利地影响光敏阵列的性能。
[0005]另一个隔离方法是称为器件隔离的技术。这项技术涉及形成掺杂的半导体材料以代替介电材料。掺杂的半导体材料的掺杂浓度不同于邻近的半导体材料的掺杂浓度，因此形成结。然而，当隔离的重掺杂区域用于邻近光敏器件的电路时，这种技术不太有效。因此，期望找到一种能够有效地保护光敏器件而不会对衬底表面造成损害的隔离方法
【发明内容】
[0006]为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种器件，包括:器件隔离区域，形成在半导体衬底内，所述器件隔离区域具有间隙；一个或多个光敏器件，位于所述间隙中；伪栅极结构，形成在所述衬底上方；掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述伪栅极结构包括部分地环绕所述掺杂的拾取区域的至少一个结构；以及通孔，连接至所述掺杂的拾取区域。
[0007]在上述器件中，其中，所述伪栅极结构邻近间隙，其中，所述间隙中形成有光敏器件。
[0008]在上述器件中，其中，所述伪栅极结构形成为C形。
[0009]在上述器件中，其中，所述伪栅极结构形成为C形，其中，位于C形伪栅极结构中的所述间隙的厚度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的两倍。
[0010]在上述器件中，其中，所述伪栅极结构形成为U形，其中，所述U形的开口端不面向邻近所述伪栅极结构的光敏器件。
[0011]在上述器件中，其中，所述伪栅极结构包括环绕所述掺杂的拾取区域的四个拉长的结构并留下四个间隙。
[0012]在上述器件中，还包括:在所述伪栅极结构的壁上形成的侧壁间隔件。
[0013]在上述器件中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂齐U，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度。
[0014]在上述器件中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂齐U，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度，其中，所述伪栅极结构是偏置的。
[0015]在上述器件中，其中，所述伪栅极结构由多晶硅制成。
[0016]根据本发明的另一方面，还提供了一种用于形成与光敏器件联合使用的晶体管器件的方法，所述方法包括:在半导体衬底内形成器件隔离区域；在所述器件隔离区域的间隙内形成光敏器件；在所述衬底上方形成伪栅极结构；邻近所述伪栅极结构形成掺杂的拾取区域；以及形成连接至所述拾取区域的通孔；其中，所述伪栅极结构包括一个或多个单独的结构，所述一个或多个单独的结构部分地环绕所述器件隔离区域内形成的所述掺杂的拾取区域。
[0017]在上述方法中，其中，所述伪栅极结构形成为C形。
[0018]在上述方法中，其中，所述伪栅极结构形成为C形，其中，位于C形伪栅极结构中的所述间隙的厚度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的两倍。
[0019]在上述方法中，其中，所述伪栅极结构形成为U形，其中，所述U形的开口端不面向邻近所述伪栅极结构的光敏器件。
[0020]在上述方法中，其中，所述伪栅极结构包括环绕所述拾取区域的四个拉长结构并留下四个间隙。
[0021]在上述方法中，其中，所述伪栅极结构包括具有两个小间隙的两个L形结构，所述间隙的宽度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的约两倍。
[0022]在上述方法中，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂齐U，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度。
[0023]在上述方法中，其中，所述伪栅极结构是偏置的。
[0024]在上述方法中，其中，所述伪栅极结构由多晶硅制成。
[0025]根据本发明的又一方面，还提供了一种位于光敏器件阵列内的拾取器件，所述器件包括:器件隔离区域，形成在半导体衬底内；光敏器件，通过所述器件隔离区域隔离；掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述掺杂的拾取区域与所述器件隔离区域掺杂有相同类型的材料，并且所述掺杂的拾取区域比所述器件隔离区域具有更高的掺杂浓度；多晶硅伪栅极结构，形成在所述衬底上方，所述伪栅极结构包括至少部分地环绕所述器件隔离区域内形成的所述掺杂的拾取区域的拉长的结构；以及通孔，连接至所述拾取区域。
【专利附图】
【附图说明】
[0026]当结合附图进行阅读时，从以下详细描述可以更好地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的论述，各个部件的尺寸可以任意地增大或缩小。
[0027]图1是根据本文中描述的原理的一个实例的示出了光敏器件的阵列的示例性顶视图的不意图。
[0028]图2A至图2D是根据本文中描述的原理的一个实例的示出了用于形成由器件隔离件与光敏器件分隔开的拾取(pickup)结构的工艺的顶视图和侧视图的示意图。
[0029]图3A是根据本文中描述的原理的一个实例的示出了具有小间隙的示例性C形栅极结构的示意图。
[0030]图3B是根据本文中描述的原理的一个实例的示出了包括四个单独的拉长结构的示例性栅极结构的示意图。
[0031]图3C是根据本文中描述的原理的一个实例的示出了包括U形结构和拉长结构的示例性栅极结构的示意图。
[0032]图3D是根据本文中描述的原理的一个实例的示出了包括两个L形结构的示例性栅极结构的示意图。
[0033]图4是根据本文中描述的原理的一个实例的示出了用于形成由器件隔离件分隔开的拾取结构的示例性方法的流程图。
【具体实施方式】
[0034]应当理解，以下公开内容提供了许多用于实现本发明的不同特征的许多不同实施例或实例。下面描述了部件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。此外，在以下描述中，在第二工艺之前实施第一工艺可以包括在第一工艺之后直接实施第二工艺的实施例，并且也可以包括可以在第一工艺和第二工艺之间实施额外的工艺的实施例。为了简化和清楚的目的，可以以不同的比例任意地绘制各个部件。此夕卜，在第二部件上方或者之上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。
[0035]另外，为便于描述，本文中可以使用诸如“在…之下”、“在…下方”、“下”、“在…之上”、“上”等的空间相对位置术语，以描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。例如，如果翻转附图中的器件，则描述为位于其他元件“下方”或“之下”的元件可以定向为在其他元件或部件“之上”。因此，示例性术语“在…下方”可以包括“在…之上”和“在…下方”的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且因此可以对本文中使用的空间相对位置描述符同样作相应的解释。
[0036]图1是示出了光敏器件的阵列100的示例性顶视图的示意图。根据本实例，光敏阵列100包括多个诸如光电二极管的光敏器件。每个光敏器件104与一组电路106相关。此外，阵列100可以包括多个拾取器件108。拾取器件108用于偏置器件隔离区域，这将在下文中进一步详细描述。
[0037]光电二极管104常用于图像传感器阵列中以测量光强度。通常通过使用P-1-N结形成光电二极管104。这种结包括位于P型掺杂区域和η型掺杂区域之间的本征半导体区域。在操作期间，通常对光电二极管104施加反向偏置。反向偏置是P型掺杂区域连接至负端子而正端子连接至η型区域。在这样的条件下，光电二极管104可以用于生成电流或电压。电流或电压的强度是基于撞击到光电二极管104的有源区域上的光的强度。
[0038]为了适当地偏置光电二极管104和测量由光电二极管响应于撞击的光子所产生的任何电流或电压，邻近每个光电二极管104在衬底102上形成电路106。该电路包括各种部件，包括电阻器和诸如金属氧化物半导体场效应晶体管(MOSFET)的开关器件。具体地，该电路可以包括复位晶体管、传输晶体管、源极跟随晶体管、和行选择晶体管。这种开关器件也允许访问阵列100内的特定的光电二极管104。
[0039]如果流经开关和与每个光电二极管104相关的其他电路106的电流泄漏到光电二极管104的有源区域内，该电流可能引起问题。因此，将电路106与光电二极管104的有源区域有效地隔离是很重要的。此外，有效地隔离拾取器件内的掺杂区域，从而使得电流不会流至光电二极管104的有源区域内也是很重要的。
[0040]通常，使用浅沟槽隔离件(STI)来实现隔离，STI是在与将要隔离的电路相邻的半导体衬底内形成介电材料。然而，浅沟槽隔离结构的形成涉及等离子体蚀刻。这种等离子体蚀刻可能对衬底表面产生不利影响。这些不利影响可能会损害阵列100的性能。
[0041]另一种隔离技术称为器件隔离。器件隔离是通过掺杂半导体衬底的区域以限定器件来发挥作用，而不是蚀刻沟槽并在该沟槽中形成介电材料。掺杂区域利用主体衬底材料有效地生成了结并且防止电子偏离通过。当形成拾取器件108的掺杂区域时，离子注入掺杂工艺可以导致掺杂区域太大并延伸得太靠近光电二极管104。这可能对附近的光电二极管104产生不利影响。特别是它可能导致暗电流和白色像素效应，暗电流和白色像素效应将对撞击到光电二极管104上的光子进行测量时造成误差。
[0042]拾取器件108可以用于将器件隔离区域连接至电压源。将电压施加至器件隔离区域可以根据期望偏置器件隔离区域。偏置器件隔离区域可以允许隔离件更好地隔离特定器件。在一些情况下，可以掺杂整个衬底以形成大器件隔离区域。未掺杂并因此不是器件隔离区域的一部分的唯一区域是将形成光电二极管104的区域和形成与那些光电二极管104相关的电路106的区域。因此，衬底可以包括位于整个阵列上的多个拾取器件108。每个拾取器件108连接至用于偏置器件隔离区域的电压源。
[0043]拾取器件108用作器件隔离区域和金属通孔之间的连接件，金属通孔用于将器件隔离区域连接至电压源。通常不优选将金属通孔直接连接至器件隔离区域。如果在将放置通孔的器件隔离区域内形成高掺杂区域，则可以实现更好的连接。
[0044]因为光电二极管104之间的空间相对较小，所以拾取器件108可能不得不位于光电二极管104之间，并且将因此相对接近光电二极管104。因此，用于在器件隔离区域内形成高掺杂区域的离子注入掺杂工艺可能生成过大的掺杂区域，并且该掺杂区域延伸超出器件隔离区域和接近或偏离至光电二极管区域内。如上所述，这生成了诸如暗电流和白色像素效应的不利影响。因此，根据本文中描述的原理，形成栅状结构以部分地环绕将形成高掺杂区域的区域，并因此适当地限制了高掺杂区域的尺寸。
[0045]图2A至图2D是示出了用于形成通过器件隔离与光敏器件分隔开的拾取结构的工艺的顶视图和侧视图的示意图。每个图的左侧示出了顶视图202。每个图的右侧示出了截面图204。通过顶视图202所示的虚线220示出了观察的精确截面。
[0046]图2A示出了在衬底206内形成的器件隔离区域208。可以由诸如硅的半导体材料制成衬底206。在一些情况下，器件隔离区域208可以存在于除了将形成部件处的每个地方。例如，除了将放置光电二极管和与那些光电二极管相关的电路的位置之外，可以在每个地方均形成器件隔离区域208。
[0047]如上所述，器件隔离件涉及半导体衬底206的掺杂。在一些情况下，可以以特定方式掺杂衬底206本身。在这种情况下，器件隔离区域可以具有相同的掺杂类型，但是具有更高的掺杂浓度以生成结。根据本文描述的原理可以使用各种不同的器件隔离技术。
[0048]顶视图202的中心部分示出了掺杂衬底以形成器件隔离区域的区域。器件隔离区域208可以包括间隙，在间隙处可以形成光电二极管。在截面图204中，中间区域示出了器件隔离区域。具体地，中间区域示出了将形成拾取器件的位置。
[0049]图2B是示出了与将要放置拾取器件的区域相邻的光电二极管210的示例性形成的示意图。通常期望具有其中光电二极管210尽可能地彼此接近的阵列，以获得高分辨率图像。因此，通常在两个邻近的光电二极管210之间直接形成拾取器件。
[0050]图2C示出了伪栅极结构212的形成。栅极结构通常用于形成晶体管的栅极终端。栅极终端是在源极区域和漏极区域之间形成的导电材料。源极区域和漏极区域通常是在栅极结构的相对两端形成的掺杂的半导体区域。晶体管通过允许或阻挡电流在源极终端和漏极终端之间流动而发挥作用。根据晶体管类型，高或低的信号将使晶体管处于导通状态，导通状态时，电流可以在源极终端和漏极终端之间流动。相反，施加在栅极上的相反的信号将使晶体管处于截止状态，截止状态时，阻止电流在源极终端和漏极终端之间流动。
[0051]可以使用与用于在与每个光电二极管相关的电路的晶体管中形成栅极器件的相同掩模形成伪栅极结构212。因此，部分地环绕将形成掺杂的拾取区域的区域的伪栅极结构212与其他栅极结构在相同的时间使用相同的工艺形成。因为其不执行标准的栅极功能，因此伪栅极结构212称为“伪”栅极结构，但是它可以由相同的材料和相同的工艺制成。
[0052]顶视图202将伪栅极结构212示出为U型结构，该U型结构具有指向平行于光电二极管210的方向的U形开口部分。截面图204示出了 U形伪栅极结构212的两个延伸件。如图所示，两个延伸件可以阻挡用于形成拾取区域的离子注入掺杂工艺。从而，防止了拾取区域太大，以至于它延伸为太靠近光电二极管210。如将在下文中进一步详细的描述，根据本文描述的原理，可以使用其他形状的栅极结构212。例如，U形伪栅结构可以在不同方向上定向。在一些情况下，多个伪栅极结构212可以用来完全地环绕除了小间隙之外的拾取区域。
[0053]可以由多晶硅制成伪栅极结构212。多晶硅是硅的一种，其可以传导电流，并因此适用于晶体管将使用的真实栅极结构。为了使形成伪栅极结构212的工艺更有效，伪栅极结构212也都是由相同的材料制成。然而，伪栅极结构212不用作栅极器件。伪栅极结构212的厚度可以基于设计目的。具体地，伪栅极结构212的厚度可以为使得将形成的拾取区域有效地限定在预期区域内并且不会延伸得太靠近光电二极管210。
[0054]图2D是示出了在栅极结构212上形成的侧壁间隔件216和形成的拾取区域218的示意图。可以由包括氧化硅或氮化硅的多种材料制成侧壁间隔件216。侧壁间隔件216常用于半导体制造工艺中。侧壁间隔件216用于在栅极结构212和形成的掺杂区域之间给出一些空间。在晶体管的情况下，邻近的掺杂区域可以是源极/漏极区域。在此处，在拾取器件的情况下，邻近的掺杂区域是掺杂的拾取区域。
[0055]在已经形成侧壁间隔件216之后，可以进行离子注入掺杂工艺。这在由U形伪栅极结构212部分封闭的期望位置处形成了拾取区域218。伪栅极结构212阻挡离子注入掺杂工艺，从而根据期望限制高掺杂的拾取区域。虽然离子注入是相对受控的工艺，但是其不完全精确。因此，通过利用伪栅极结构212阻挡周围的区域，降低了在不期望的位置中实施离子注入工艺的风险。具体地，防止了形成的拾取区域太大而形成为太靠近光电二极管210。
[0056]顶视图202示出了在伪栅极结构内形成的拾取区域218。因为伪栅极结构212部分地环绕形成拾取区域的区域，所以拾取区域在尺寸上受限制。这防止了拾取区域比预期的更大并且延伸到光电二极管210内。
[0057]截面图204示出了在U型伪栅极结构214的两个延伸件之间形成的拾取区域218。如图所示，侧壁间隔件216代替源极/漏极区域218直接邻近伪栅极结构212的延伸件。
[0058]在一些情况下，在放置侧壁间隔件216之前，形成通常称为LDD的轻掺杂区域。例如，在形成侧壁间隔件之前，实施LDD掺杂工艺。LDD工艺形成比将形成的最终的拾取区域具有更低的掺杂浓度的掺杂区域。然后，在形成侧壁间隔件之后，实施形成掺杂的拾取区域218的主要掺杂工艺。
[0059]截面图204也示出了形成的通孔222。在一些情况下，在伪栅极结构212的层上方形成层间介电材料224之后，形成通孔222。层间介电层将各个层的部件有效地彼此隔离开。通常通过在层间介电层224内向下蚀刻到达下面的层的孔来形成通孔222。在这种情况下，形成向下到达拾取区域218的孔。然后用诸如金属材料的导电材料填充孔。通孔222将拾取区域最终连接至电压源。电压源然后根据期望用于偏置器件隔离区域。
[0060]在一些情况下，通孔可以连接至伪栅极结构212。这也允许伪栅极结构也被偏置。可以为了各种原因偏置伪栅极结构以帮助操作光敏阵列内的电路。
[0061]图3A是示出了具有小间隙302的示例性C形栅极结构306的示意图。根据本实例，C形栅极结构306类似于U形栅极结构(例如，图2的212)。C形栅极结构306还包括指向彼此的延伸件304，从而形成小间隙302。因此，除了小间隙302之外，拾取区域218被完全地封闭。因此，拾取区域218的形成将进一步受到限制。这可以有助于降低流过拾取区域218的电流将通过器件隔离区域泄露至光电二极管210内的机会。
[0062]间隙302可以是多种厚度中的一种。在一个实例中，间隙302的厚度是侧壁间隔件216的厚度的两倍。因此，侧壁间隔件216将有效地填充在间隙302中并且拾取区域218将被完全环绕。离子注入工艺将因此进一步受到限制并且拾取区域218将保持其期望的尺寸。
[0063]图3B是示出了包括四个单独的拉长的结构的示例性栅极结构的示意图。根据本实例，四个拉长的伪栅极结构312在拾取区域周围形成方形。因此，具有四个间隙314。在这个实例中，间隙314足够小，从而使得侧壁间隔件216填充在间隙314中。在一些实例中，不同的拉长的伪栅极结构312可以为不同的长度。例如，四个拉长的伪栅极结构312可以形成矩形形状。
[0064]图3C是示出了包括U形伪栅极结构322和拉长的伪栅极结构324的示例性栅极结构的示意图。根据本实例，拉长的伪栅极结构324形成为垂直于U形伪栅极结构322的开口方向。这种形成方式保留了两个小间隙326。在这个实例中，间隙326足够小，从而使得侧壁间隔件216填充在间隙326中。
[0065]图3D是示出了包括两个L形伪栅极结构332的示例性栅极结构的示意图。根据本实例，将两个L形伪栅极结构332形成为具有彼此面对的开口端以环绕拾取区域218。L形结构的位置也保留了两个间隙334。在这个实例中，间隙334足够小，从而使得侧壁间隔件216填充在间隙334中。
[0066]如图2和图3A至图3D所示的伪栅极结构形状的实例不是可能形状的所有列举。可以形成各种其他形状的伪栅极结构以部分地环绕拾取区域。
[0067]图4是示出了用于形成由器件隔离件分隔开的拾取结构的示例性方法的流程图。根据特定的示例性实例，该方法包括步骤402，在半导体衬底内形成器件隔离区域。该方法还包括步骤404，在器件隔离区域的间隙内形成光敏器件。该方法还包括步骤406，在衬底上方形成伪栅极结构。该方法还包括步骤408，邻近伪栅极结构形成掺杂的拾取区域。该方法还包括步骤410，形成连接至拾取区域的通孔。伪栅极结构包括一个或多个单独的结构，单独的结构部分地环绕器件隔离材料内形成的掺杂的拾取区域。
[0068]根据特定的示例性实例，一种器件包括在半导体衬底内形成的器件隔离区域，器件隔离区域具有用于光敏器件的间隙；在衬底上方形成的伪栅极结构，伪栅极结构包括部分地环绕器件隔离区域内形成的掺杂的拾取区域的至少一个结构；以及连接至掺杂的拾取区域的通孔。
[0069]根据特定的示例性实例，一种用于形成将与光敏器件联合使用的晶体管器件的方法包括:在半导体衬底内形成器件隔离区域；在器件隔离区域的间隙内形成光敏器件；在衬底上方形成伪栅极结构；邻近伪栅极结构形成掺杂的拾取区域；以及形成连接至拾取区域的通孔。伪栅极结构包括一个或多个单独的结构，单独的结构部分地环绕器件隔离区域内形成的掺杂的拾取区域。
[0070]根据特定的示例性实例，一种位于光敏器件阵列内的拾取器件包括:在半导体衬底内形成的器件隔离区域；通过器件隔离区域隔离的光敏器件；在器件隔离区域内形成的掺杂的拾取区域，掺杂的拾取区域与器件隔离件掺杂有相同类型的材料，并且掺杂的拾取区域比器件隔离区域具有更高的掺杂浓度；在衬底上方形成的多晶硅伪栅极结构，伪栅极结构包括至少一个拉长的结构，拉长的结构部分地环绕器件隔离区域内形成的掺杂的拾取区域；以及连接至拾取区域的通孔。
[0071]应当理解，以上列举的实施例和步骤的各种不同组合可以以各种顺序或并行地使用，并且没有关键或必须的特定步骤。此外，尽管本文中使用了术语“电极”，但是应当理解，该术语包括“电极接触件”的概念。另外，以上结合一些实施例示出并论述的特征可以与以上结合其他实施例示出并论述的特征进行组合。因此，所有这些修改都预期包括在本发明的范围内。
[0072]上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于与本文中所介绍的实施例实施相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以对本发明做出多种变化、替换以及改变。
【权利要求】
1.一种器件，包括: 器件隔离区域，形成在半导体衬底内，所述器件隔离区域具有间隙； 一个或多个光敏器件，位于所述间隙中； 伪栅极结构，形成在所述衬底上方； 掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述伪栅极结构包括部分地环绕所述掺杂的拾取区域的至少一个结构；以及通孔，连接至所述掺杂的拾取区域。
2.根据权利要求1所述的器件，其中，所述伪栅极结构邻近间隙，其中，所述间隙中形成有光敏器件。
3.根据权利要求1所述的器件，其中，所述伪栅极结构形成为C形。
4.根据权利要求3所述的器件，其中，位于C形伪栅极结构中的所述间隙的厚度是在所述伪栅极结构的壁上形成的间隔件材料的厚度的两倍。
5.根据权利要求1所述的器件，其中，所述伪栅极结构形成为U形，其中，所述U形的开口端不面向邻近所述伪栅极结构的光敏器件。
6.根据权利要求1所述的器件，其中，所述伪栅极结构包括环绕所述掺杂的拾取区域的四个拉长的结构并留下四个间隙。
7.根据权利要求1所述的器件，还包括:在所述伪栅极结构的壁上形成的侧壁间隔件。
8.根据权利要求1所述的器件，其中，所述拾取区域与所述器件隔离区域掺杂有相同类型的掺杂剂，并且所述拾取区域比所述器件隔离区域具有更高的掺杂浓度。
9.一种用于形成与光敏器件联合使用的晶体管器件的方法，所述方法包括: 在半导体衬底内形成器件隔离区域； 在所述器件隔离区域的间隙内形成光敏器件； 在所述衬底上方形成伪栅极结构； 邻近所述伪栅极结构形成掺杂的拾取区域；以及 形成连接至所述拾取区域的通孔； 其中，所述伪栅极结构包括一个或多个单独的结构，所述一个或多个单独的结构部分地环绕所述器件隔离区域内形成的所述掺杂的拾取区域。
10.一种位于光敏器件阵列内的拾取器件，所述器件包括: 器件隔离区域，形成在半导体衬底内； 光敏器件，通过所述器件隔离区域隔离； 掺杂的拾取区域，形成在所述器件隔离区域内，其中，所述掺杂的拾取区域与所述器件隔离区域掺杂有相同类型的材料，并且所述掺杂的拾取区域比所述器件隔离区域具有更高的掺杂浓度； 多晶硅伪栅极结构，形成在所述衬底上方，所述伪栅极结构包括至少部分地环绕所述器件隔离区域内形成的所述掺杂的拾取区域的拉长的结构；以及通孔，连接至所述拾取区域。
【文档编号】H01L27/146GK104282702SQ201410295594
【公开日】2015年1月14日 申请日期:2014年6月26日 优先权日:2013年7月8日
【发明者】高敏峰, 杨敦年, 刘人诚, 许慈轩, 陈思莹, 徐伟诚, 曾晓晖 申请人:台湾积体电路制造股份有限公司