技术领域本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。
背景技术：
随着半导体技术的不断发展，集成电路的集成度越来越高，晶体管的尺寸也随之减小。晶体管尺寸下降，导致晶体管的短沟道效应越发显著。对于PMOS晶体管，载流子为空穴，与NMOS晶体管的载流子电子相比，空穴在硅衬底内的迁移率小于电子的迁移率，现有通常采用SiGe应力材料作为PMOS晶体管的源漏极材料，以对PMOS晶体管的沟道区域施加压应力，从而提高空穴的迁移率。现有技术中，通常在形成PMOS晶体管的源漏极之后，再形成NMOS晶体管。具体的，请参考图1至图5，为现有的晶体管的形成过程。请参考图1，提供半导体衬底10，所述半导体衬底10包括PMOS区域和NMOS区域，所述PMOS区域和NMOS区域之间具有浅沟槽隔离结构11；在PMOS区域和NMOS区域上分别形成栅极结构20，所述栅极结构20顶部具有掩膜层21，所述栅极结构20侧壁表面具有第一侧墙22；在所述半导体衬底10表面、第一侧墙22、掩膜层21表面依次形成氧化硅层23和氮化硅层24。请参考图2，刻蚀所述PMOS区域上的氮化硅层24和氧化硅层23，在PMOS区域上的第一侧墙22表面形成氧化硅侧墙23a、位于氧化硅侧墙表面的氮化硅侧墙24a，暴露出PMOS区域上的相邻栅极结构20之间的部分半导体衬底10表面；然后在PMOS区域上的栅极结构20两侧的半导体衬底100内形成SiGe源漏极41，所述SiGe源漏极41内具有P型掺杂离子，并且在所述SiGe源漏极41表面形成硅帽层42。上述过程中，NMOS区域上的氮化硅层24和氧化硅层23未被刻蚀，用于保护NMOS区域的半导体衬底10。在形成SiGe源漏极41过程中，SiGe的沉积温度较高，且需要进行退火处理，激活SiGe源漏极41内的掺杂离子。在退火过程中，导致NMOS区域上的氧化硅层23与氮化硅层24、掩膜层21和第一侧墙20的界面上容易形成氮氧化硅层25，请参考图5，图5为图4中虚线圈出部分的放大示意图。这是由于氧化硅层23内的氧原子扩散到氧化硅层23与氮化硅层24、掩膜层21和第一侧墙20内形成的。请参考图4，刻蚀NMOS区域上的氧化硅层23(请参考图2)和氮化硅层24(请参考图2)，形成氧化硅侧墙23a和氮化硅侧墙24a。具体的，先采用干法刻蚀工艺刻蚀所述氮化硅层24形成氮化硅侧墙24a之后，采用氢氟酸溶液刻蚀暴露出的氧化硅层23，形成氧化硅层23a。由于所述氮氧化硅层25(请参考图3)的存在，氮氧化硅层25的刻蚀速率小于氧化硅层23a的刻蚀速率，在去除位于半导体衬底10表面的氧化硅层之后，掩膜层21顶部的氧化硅层23a还未被完全去除，残留有部分氮氧化硅和氧化硅。请参考图5，采用湿法刻蚀工艺去除所述NMOS区域和PMOS区域上的氮化硅层24a(请参考图4)、氧化硅层23a(请参考图4)和掩膜层21(请参考图4)。采用磷酸溶液进行上述湿法刻蚀，由于NMOS区域的掩膜层21顶部具有部分残留的氮氧化硅和氧化硅，导致最终NMOS区域上的掩膜层21不能被完全去除，容易在NMOS区域的栅极结构20顶部造成残留。所述NMOS区域的栅极结构20顶部的残留物会影响后续在NMOS区域上的栅极结构20顶部形成金属硅化物层，导致所述栅极结构20顶部的连接电阻提高，影响形成的晶体管的性能。现有技术形成的晶体管的性能有待进一步的提高。
技术实现要素：
本发明解决的问题是提供一种晶体管的形成方法，提高形成的晶体管的性能。为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域；在所述PMOS区域和NMOS区域上形成栅极结构，所述栅极结构顶部具有掩膜层；在所述栅极结构侧壁表面形成第一侧墙；在所述半导体衬底表面、第一侧墙和掩膜层表面依次形成第二侧墙材料层和覆盖所述第二侧墙材料层的第三侧墙材料层；刻蚀所述第三侧墙材料层和第二侧墙材料层，形成位于第一侧墙表面的第二侧墙、位于第二侧墙表面的第三侧墙；在所述半导体衬底表面、第三侧墙和掩膜层表面形成第四侧墙材料层；刻蚀所述PMOS区域上的第四侧墙材料层，在PMOS区域上的第三侧墙表面形成第四侧墙；在栅极结构两侧的PMOS区域内形成第一源漏极；去除所述第四侧墙、位于NMOS区域上的第四侧墙材料层、第三侧墙、第二侧墙和掩膜层。可选的，形成第二侧墙和第三侧墙的方法包括：采用干法刻蚀工艺刻蚀所述第三侧墙材料层至第二侧墙材料层，形成第三侧墙，暴露出位于半导体衬底表面以及掩膜层表面的部分第二侧墙材料层；采用湿法刻蚀工艺刻蚀去除所述位于半导体衬底表面以及掩膜层表面的暴露的第二侧墙材料层，形成位于第一侧墙表面的第二侧墙。可选的，所述掩膜层、第一侧墙、第三侧墙材料层以及第四侧墙材料层的材料为氮化硅。可选的，所述第二侧墙材料层的材料为氧化硅。可选的，去除所述位于半导体衬底表面以及掩膜层表面的暴露的第二侧墙材料层所采用的湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液，所述氢氟酸溶液的质量分数为0.01％～1％。可选的，采用炉管工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第二侧墙材料层，沉积温度为100℃～600℃。可选的，所述第二侧墙材料层的厚度为可选的，采用炉管工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第三侧墙材料层，沉积温度为100℃～600℃。可选的，所述第三侧墙材料层的厚度为可选的，采用炉管工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第四侧墙材料层，沉积温度为100℃～600℃。可选的，所述第四侧墙材料层的厚度为可选的，采用湿法刻蚀工艺去除所述第四侧墙、位于NMOS区域上的第四侧墙材料层、第三侧墙、第二侧墙和掩膜层。可选的，采用磷酸溶液去除所述第四侧墙、位于NMOS区域上的第四侧墙材料层、第三侧墙和掩膜层。可选的，所述磷酸溶液的质量分数为80％～90％，温度为100℃～200℃。可选的，采用氢氟酸溶液去除所述第二侧墙。可选的，所述氢氟酸溶液的质量分数为0.01％～1％。可选的，形成所述PMOS区域上的第四侧墙的方法包括：采用干法刻蚀工艺对位于PMOS区域上的第四侧墙材料层进行刻蚀，去除位于PMOS区域的半导体衬底表面以及掩膜层表面的部分第四侧墙材料层，形成位于PMOS区域上的第三侧墙表面的第四侧墙。可选的，所述第一源漏极的形成方法包括：对PMOS区域上相邻栅极结构之间未被覆盖的半导体衬底进行刻蚀，形成凹槽；在所述凹槽内填充具有P型掺杂离子的应力层，作为第一源漏极。可选的，还包括：在所述第一源漏极表面形成硅帽层。可选的，还包括：去除所述第四侧墙、位于NMOS区域上的第四侧墙材料层、第三侧墙、第二侧墙和掩膜层之后，对NMOS区域上的栅极结构两侧的半导体衬底内进行轻掺杂离子注入；然后在所述第一侧墙表面形成第五侧墙，以所述栅极结构和第一侧墙、第五侧墙为掩膜，对所述NMOS区域上的栅极结构两侧的半导体衬底内进行重掺杂离子注入，形成第二源漏极。与现有技术相比，本发明的技术方案具有以下优点：在本发明的技术方案中，在半导体衬底的PMOS区域和NMOS区域上形成栅极结构，所述栅极结构顶部具有掩膜层；然后在所述栅极结构侧壁表面形成第一侧墙、覆盖半导体衬底表面、第一侧墙和掩膜层表面的第二侧墙材料层和覆盖所述第二侧墙材料层的第三侧墙材料层；然后对所述PMOS区域和NMOS区域上的第二侧墙材料层和第三侧墙材料层同时进行刻蚀，形成第二侧墙和第三侧墙。然后再形成第四侧墙材料层，并刻蚀所述第四侧墙材料层，在PMOS区域的第三侧墙表面形成第四侧墙。然后在所述PMOS区域的栅极结构两侧的半导体衬底内形成第一源漏极。由于在形成第一源漏极的过程中，去除了位于掩膜层顶部表面的第二侧墙材料层，与现有技术相比，可以避免后续在形成第一源漏极的过程中，第二侧墙材料层内的原子扩散进入第三侧墙材料层、掩膜层上，在第二侧墙材料层与第三侧墙层界面上形成扩散材料层，从而后续在去除掩膜层的过程中可以将所述掩膜层完全去除，避免在NMOS区域的栅极结构形成残留物，从而可以提高形成的晶体管的性能。进一步，形成所述第二侧墙和第三侧墙的方法包括：采用干法刻蚀工艺刻蚀所述第三侧墙材料层至第二侧墙材料层，形成第三侧墙，暴露出位于半导体衬底表面以及掩膜层表面的部分第二侧墙材料层；采用湿法刻蚀工艺刻蚀去除所述位于半导体衬底表面以及掩膜层表面的暴露的第二侧墙材料层，形成位于第一侧墙表面的第二侧墙。所述第二侧墙材料层作为刻蚀第三侧墙材料层的刻蚀停止层，然后采用湿法刻蚀工艺刻蚀所述第二侧墙材料层，与采用干法刻蚀工艺刻蚀第二侧墙材料层相比，可以减少对半导体衬底的刻蚀损伤。附图说明图1至图5是本发明的现有技术的晶体管的形成过程的结构示意图；图6至图13是本发明的实施例的晶体管的形成过程的结构示意图。具体实施方式如背景技术中所述，现有技术形成的晶体管的性能有待进一步的提高。本发明的实施例中，在形成PMOS区域上的第一源漏极之前，同时刻蚀NMOS区域和PMOS区域上的第三侧墙材料层和第二侧墙材料层，形成第二侧墙和第三侧墙，从而避免后续形成第一源漏极的过程中，第二侧墙材料层内的原子扩散进入第三侧墙材料层、掩膜层上，在第二侧墙材料层与第三侧墙层界面上形成扩散材料层，从而后续在去除掩膜层的过程中可以将掩膜层完全去除，避免在NMOS区域的栅极结构形成残留物。从而可以提高形成的晶体管的性能。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。请参考图6，提供半导体衬底100，所述半导体衬底100包括PMOS区域和NMOS区域。所述半导体衬底100可以是硅或者绝缘体上硅(SOI)，所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施中所述半导体衬底100的材料为体硅。所述NMOS区域和PMOS区域上后续分别形成NMOS晶体管和PMOS晶体管。所述半导体衬底100内还形成有浅沟槽隔离结构101。所述浅沟槽隔离结构包括位于沟槽表面的垫氧化层和位于所述垫氧化层表面，填充满沟槽的隔离层。本实施例中，所述NMOS区域和PMOS区域之间通过浅沟槽隔离结构101隔离。请参考图7，在所述PMOS区域和NMOS区域上形成栅极结200，所述栅极结构200顶部具有掩膜层201。所述栅极结构200包括位于半导体衬底100表面的栅介质层和位于栅介质层表面的栅极(图中未示出)。所述栅介质层的材料可以是氧化硅，或者高K介质材料，例如氧化铪、氧化锆、氧化铝或硅氧化铪等。所述栅极的材料为多晶硅或金属材料。所述栅极结构200的形成方法包括：在所述半导体衬底100、浅沟槽隔离结构101表面依次形成栅介质材料层和位于栅介质材料层表面的栅极材料层；在所述栅极材料层表面形成掩膜层201，所述掩膜层201覆盖部分栅极材料层；以所述掩膜层201为掩膜，刻蚀所述栅极材料层和栅介质材料层至半导体衬底100表面，形成栅极结构200。所述掩膜层201的材料为氮化硅。本实施例中，以在PMOS区域和NMOS区域上各形成两个栅极结构200作为示例。请参考图8，在所述栅极结构200侧壁表面形成第一侧墙202；在所述半导体衬底100表面、第一侧墙202和掩膜层201表面依次形成第二侧墙材料层203和覆盖所述第二侧墙材料层203的第三侧墙材料层204。本实施例中，所述第一侧墙202的材料为氮化硅，所述第一侧墙202覆盖栅极结构200侧壁，还覆盖掩膜层201的侧壁。形成所述第一侧墙202的方法包括：在半导体衬底100、栅极结构200以及掩膜层201表面形成第一侧墙材料层；采用无掩膜刻蚀工艺刻蚀所述第一侧墙材料层，去除位于半导体衬底100表面以及掩膜层201顶部表面的第一侧墙材料层，形成第一侧墙202。所述第一侧墙202用于保护栅极结构200的侧壁，并且作为后续在第一侧墙202表面形成的第二侧墙材料层的刻蚀停止层。在形成所述第一侧墙202之后，还可以以所述PMOS区域上的栅极结构200和第一侧墙202为掩膜，对所述PMOS区域上的栅极结构200两侧的半导体衬底100进行轻掺杂离子注入，形成轻掺杂区。所述第一侧墙202可以用于限定所述轻掺杂离子注入区域栅极结构200之间的距离。形成所述第一侧墙202之后，依次形成所述第二侧墙材料层203和覆盖所述第二侧墙材料层203的第三侧墙材料层204。可以采用采用炉管工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第二侧墙材料层203，沉积温度为100℃～600℃。本实施例中，所述第二侧墙材料层203的材料为氧化硅，采用化学气相沉积工艺形成所述第二侧墙材料层203，具体的，所述化学气相沉积工艺采用的反应气体包括SiH4和O2，其中，SiH4的流量为200sccm～2000sccm，O2的流量为200sccm～2000sccm，沉积温度为100℃～600℃。所述第二侧墙材料层203的厚度为所述第二侧墙材料层203的厚度可以用于限定后续形成的PMOS区域上的第一源漏极与栅极结构200之间的距离。形成所述第二侧墙材料层203之后，可以采用炉管工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第三侧墙材料层204，沉积温度为100℃～600℃。所述第三侧墙材料层203的材料与第二侧墙材料层203的材料不同，使得所述第二侧墙材料层203可以作为后续刻蚀第三侧墙材料层204的刻蚀停止层。本实施例中，所述第三侧墙材料层204的材料为氮化硅，可以采用化学气相沉积工艺形成所述第三侧墙材料层204，具体的，所述化学气相沉积工艺采用的反应气体包括SiH4和NH3，其中，SiH4的流量为200sccm～2000sccm，NH3的流量为200sccm～2000sccm，沉积温度为100℃～600℃。所述第三侧墙材料层204的厚度为所述第二侧墙材料层203的厚度也可以用于限定后续形成的PMOS区域上的第一源漏极与栅极结构200之间的距离。请参考图9，刻蚀所述第三侧墙材料层204(请参考图8)和第二侧墙材料层203(请参考图8)，形成位于第一侧墙202表面的第二侧墙203a、位于第二侧墙203a表面的第三侧墙204a。形成所述第二侧墙203a和第三侧墙204a的方法包括：采用干法刻蚀工艺刻蚀所述第三侧墙材料层204至第二侧墙材料层203，形成第三侧墙203a，暴露出位于半导体衬底100表面以及掩膜层201表面的部分第二侧墙材料层203；采用湿法刻蚀工艺刻蚀去除所述位于半导体衬底100表面以及掩膜层201表面的暴露的第二侧墙材料层203，形成位于第一侧墙202表面的第二侧墙203a。所述第二侧墙材料层203作为刻蚀第三侧墙材料层204的刻蚀停止层，然后采用湿法刻蚀工艺刻蚀所述第二侧墙材料层203，与采用干法刻蚀工艺刻蚀第二侧墙材料层203相比，可以减少对半导体衬底100的刻蚀损伤。本实施例中，所述第二侧墙材料层203的材料为氧化硅，去除所述位于半导体衬底100表面以及掩膜层201表面的暴露的第二侧墙材料层203所采用的湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液，所述氢氟酸溶液的质量分数为0.01％～1％。所述氢氟酸溶液对于第二侧墙材料层203具有较高的刻蚀选择性，不会损伤半导体衬底100以及第三侧墙204a。形成所述第二侧墙203a和第三侧墙204a之后，去除了位于掩膜层201顶部表面的第二侧墙材料层203，与现有技术相比，可以避免所述第二侧墙材料层203与掩膜层201以及第三侧墙材料层204之间的界面上形成氮氧化硅层，从而影响后续对掩膜层201的去除。请参考图10，在所述半导体衬底100表面、第三侧墙204a和掩膜层201表面形成第四侧墙材料层205。可以采用炉管工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第四侧墙材料层205，沉积温度为100℃～600℃。本实施例中，所述第四侧墙材料层205的材料为氮化硅，所述第四侧墙材料层205的厚度为所述第四侧墙材料层205的材料与掩膜层201、第三侧墙204a的材料相同。请参考图11，刻蚀所述PMOS区域上的第四侧墙材料层205，在PMOS区域上的第三侧墙204a表面形成第四侧墙205a。形成所述位于PMOS区域上的第四侧墙205a的方法包括：采用干法刻蚀工艺对位于PMOS区域上的第四侧墙材料层205进行刻蚀，去除位于PMOS区域的半导体衬底100表面以及掩膜层201表面的部分第四侧墙材料层205，形成位于PMOS区域上的第三侧墙204a表面的第四侧墙205a。在对所述第四侧墙材料层205进行刻蚀之前，可以在NMOS区域上形成保护层，保护所述NMOS区域上的第四侧墙材料层205。形成所述第四侧墙材料层204之后，所述PMOS区域上的栅极结构200侧壁表面具有第一侧墙202、第二侧墙203a、第三侧墙204a和第五侧墙205a，所述第一侧墙202、第二侧墙203a、第三侧墙204a和第五侧墙205a的总厚度限定了后续在所述PMOS区域上的栅极结构200两侧的第一源漏极与所述栅极结构200之间的距离。可以通过对所述第一侧墙202、第二侧墙203a、第三侧墙204a和第五侧墙205a内的一个或多个侧墙的厚度进行调整，来调节后续形成的第一源漏极与所述栅极结构200之间的距离。NMOS区域的栅极结构200顶部的掩膜层201表面与所述第四侧墙材料层205直接接触，并且，所述第四侧墙材料层205与掩膜层201的材料相同，两者界面上不会由于原子扩散等原因形成其他材料层，从而在后续去除所述掩膜层201的过程中，不会在栅极结构200顶部表面造成残留。并且，NMOS区域上未被刻蚀的第四侧墙材料层205可以作为掩膜材料，保护所述NMOS区域的半导体衬底100。请参考图12，在栅极结构200两侧的PMOS区域内形成第一源漏极401。所述第一源漏极401的形成方法包括：对PMOS区域上相邻栅极结构200之间未被覆盖的半导体衬底100进行刻蚀，形成凹槽；在所述凹槽内填充具有P型掺杂离子的应力层，作为第一源漏极401。本实施例中，所述应力层的材料为SiGe，能够对PMOS区域上的晶体管的沟道区域施加压应力，从而提高所述晶体管内的空穴迁移率，从而提高所述PMOS晶体管的性能。本实施例中，所述凹槽具有Σ形侧壁，可以提高后续在凹槽内形成的应力层与栅极结构200下方的沟道区域之间的接触面积，提高沟道区域受到的应力作用。具体的，形成所述凹槽的方法包括：具体的，首先采用干法刻蚀工艺刻蚀所述半导体衬底100，形成开口，然后采用湿法刻蚀工艺继续沿开口刻蚀半导体衬底100，由于所述半导体衬底100各个晶向上的刻蚀速率不同，最终形成具有Σ形侧壁的凹槽。所述干法刻蚀工艺采用的刻蚀气体为Cl2、CCl2F2、HBr或HCl，所述湿法刻蚀采用的刻蚀溶液为四甲基氢氧化铵(TMAH)溶液。在本发明的其他实施例中，也可以形成侧壁为U形或V形的凹槽。形成所述凹槽之后，采用选择性外延工艺，在所述凹槽内填充应力层，可以同时采用原位掺杂工艺使所述应力层内具有P型掺杂离子，并且通过退火处理，使所述P型掺杂离子被激活。在本实施例中，在形成所述填充满凹槽的第一源漏极401之后，还包括在所述第一源漏极401表面形成硅帽层402，所述硅帽层402用于形成金属硅化物，降低所述第一源漏极401表面的接触电阻。请参考图13，去除所述第四侧墙205a(请参考图12)、位于NMOS区域上的第四侧墙材料层205(请参考图12)、第三侧墙204a(请参考图12)、第二侧墙203a(请参考图12)和掩膜层201(请参考图12)。采用湿法刻蚀工艺去除所述第四侧墙205a、位于NMOS区域上的第四侧墙材料层205、第三侧墙204a、第二侧墙203a和掩膜层201。具体的，本实施例中，首先，采用磷酸溶液去除所述第四侧墙205a、位于NMOS区域上的第四侧墙材料层205、第三侧墙204a和掩膜层201。所述磷酸溶液的质量分数为80％～90％，温度为100℃～200℃。在去除所述掩膜层201之后，所述磷酸溶液还会刻蚀部分第二侧墙202。然后，采用氢氟酸溶液去除所述第二侧墙203a。所述氢氟酸溶液的质量分数为0.01％～1％。由于所述NMOS区域上的栅极结构200顶部具有掩膜层201和第四侧墙材料层205，在进行湿法刻蚀过程中，所述掩膜层201和第四侧墙材料层205的材料相同，为氮化硅，能够被磷酸溶液完全去除，从而不会在栅极结构200顶部表面造成残留，从而不会影响后续在栅极结构200顶部形成金属硅化物层，进而可以提高形成的栅极结构200的性能。在本发明的实施例中，去除所述第四侧墙205a、位于NMOS区域上的第四侧墙材料层205、第三侧墙204a、第二侧墙203a和掩膜层201之后，还可以对NMOS区域上的栅极结构200两侧的半导体衬底100内进行轻掺杂离子注入；然后在所述第一侧墙202表面形成第五侧墙，以所述栅极结构200和第一侧墙202、第五侧墙为掩膜，对所述NMOS区域上的栅极结构200两侧的半导体衬底100内进行重掺杂离子注入，形成具有N型掺杂离子的第二源漏极，从而形成位于NMOS区域上的NMOS晶体管。后续还可以在所述栅极结构200顶部、第一源漏极401以及第二源漏极表面形成金属硅化物层，从而降低所述栅极结构200、第一源漏极401以及第二源漏极的表面接触电阻。在本发明的实施例中，在半导体衬底的PMOS区域和NMOS区域上形成栅极结构，所述栅极结构顶部具有掩膜层；然后在所述栅极结构侧壁表面形成第一侧墙、覆盖半导体衬底表面、第一侧墙和掩膜层表面的第二侧墙材料层和覆盖所述第二侧墙材料层的第三侧墙材料层；然后对所述PMOS区域和NMOS区域上的第二侧墙材料层和第三侧墙材料层同时进行刻蚀，形成第二侧墙和第三侧墙。然后再形成第四侧墙材料层，并刻蚀所述第四侧墙材料层，在PMOS区域的第三侧墙表面形成第四侧墙。然后在所述PMOS区域的栅极结构两侧的半导体衬底内形成第一源漏极。由于在形成第一源漏极的过程中，去除了位于掩膜层顶部表面的第二侧墙材料层，与现有技术相比，可以避免后续在形成第一源漏极的过程中，第二侧墙材料层内的原子扩散进入第三侧墙材料层、掩膜层上，在第二侧墙材料层与第三侧墙层界面上形成扩散材料层，从而后续在去除掩膜层的过程中可以将所述掩膜层完全去除，避免在NMOS区域的栅极结构形成残留物，从而可以提高形成的晶体管的性能。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。