晶体管的形成方法与流程

本发明涉及半导体制造，尤其涉及晶体管的形成方法。

背景技术：

随着半导体产业向更低的技术节点的发展，渐渐开始从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)过渡。FinFET中，栅极结构至少可以从两侧对沟道进行控制，具有比平面MOSFET器件强得多的栅极结构对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。

现有技术中的N型鳍式场效应晶体管的形成方法如下：

首先，提供半导体衬底，所述半导体衬底具有鳍部。接着，形成横跨鳍部的栅极结构。其中栅极结构包括栅氧层和位于栅氧层之上的栅极层。在栅极结构的周围形成侧墙，此时，鳍部的周围没有侧墙。接着，在侧墙两侧的鳍部原位掺杂生长有源漏离子的碳化硅层，然后，在碳化硅层的表面外延生长硅帽(Si Cap)层，碳化硅层与硅帽层的叠层为源极材料层和漏极材料层。之后，在半导体衬底、栅极结构、侧墙上形成介质层(图未示)。在介质层内形成源极通孔和漏极通孔。其中，源极通孔的底部露出源极材料层，漏极通孔的底部露出漏极材料层。接着，在源极通孔底部和漏极通孔底部形成镍层，对镍层进行退火处理，形成镍金属硅化物层。最后采用钨金属填充源极通孔和漏极通孔，形成源极接触插塞和漏极接触插塞。

采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳。

技术实现要素：

本发明解决的问题是采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳。

为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底具有鳍部；

形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的顶部和侧壁；

在所述栅极结构两侧的鳍部形成源极材料层和漏极材料层；

在所述半导体衬底、栅极结构、源极材料层和漏极材料层上形成介质层；

在所述介质层内形成底部露出所述源极材料层的源极通孔和底部露出所述漏极材料层的漏极通孔；

在所述源极通孔底部的所述源极材料层上形成源极金属硅化物层；

在所述漏极通孔底部的所述漏极材料层上形成漏极金属硅化物层；

在所述源极金属硅化物层和所述漏极金属硅化物层上形成金属层，所述金属层的功函数小于所述源极金属硅化物层和所述漏极金属硅化物层的功函数；

对所述金属层进行退火处理；

将所述退火处理后的所述金属层去除。

可选的，所述金属层的材料为铝。

可选的，所述金属层的厚度为大于等于5埃且小于等于50埃。

可选的，所述退火处理的温度为大于等于100℃且小于等于200℃。

可选的，所述退火处理的时间为大于等于1s且小于等于10s。

可选的，所述源极金属硅化物层为NiPt金属硅化物层、Pt金属硅化物层或Ni金属硅化物层，所述漏极金属硅化物层与所述源极金属硅化物层材料相同。

可选的，所述晶体管的类型为N型。

可选的，在所述栅极结构两侧的鳍部形成源极材料层和漏极材料层之前，还包括去除所述鳍部顶部的步骤。

可选的，所述鳍部顶部所占高度为所述鳍部总高度的六分之一至三分之一。可选的，去除所述金属层后，在所述源极通孔形成源极金属插塞，在所述漏极通孔形成漏极金属插塞。

与现有技术相比，本发明的技术方案具有以下优点：

金属层的功函数小于源极金属硅化物层和漏极金属硅化物层的功函数，金属层中的金属原子在退火的过程中沿着源极金属硅化物层的晶界扩散，并聚集在源极金属硅化物层与源极材料层(碳化硅层)的界面处。金属层中的金属原子在退火的过程中还可以沿着漏极金属硅化物层的晶界扩散，并聚集在漏极金属硅化物层与漏极材料层的界面处。在源极金属硅化物层与源极材料层的界面处的功函数、在漏极金属硅化物层与漏极材料层的界面处的功函数会因为金属原子的聚集而降低，因此，降低了肖特基势垒高度，降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻。

附图说明

图1是本发明具体实施例中的半导体衬底及在其上形成有栅极结构的立体结构示意图；

图2是沿图1中AA方向的剖面结构示意图；

图3是沿图1中BB方向形成侧墙材料层步骤的剖面结构示意图；

图4至图6是沿图1中BB方向形成漏极材料层各步骤的剖面结构示意图；

图7是沿图1中AA方向形成源极材料层和漏极材料层步骤的剖面结构示意图；

图8至图11是继图7的步骤之后形成的本发明具体实施例的鳍式场效应晶体管的剖面结构示意图。

具体实施方式

发明人发现，采用现有技术的方法形成的N型鳍式场效应晶体管的性能不佳的原因为：

同一个半导体衬底上的N型鳍式场效应晶体管的肖特基势垒值与P型鳍式场效应晶体管的肖特基势垒值之和等于硅的禁带宽度值，是一个常数(1.12)。对于P型鳍式场效应晶体管来说，当金属硅化物层为镍金属硅化物层、NiPt金属硅化物层或Pt金属硅化物层时，费米能级在价带附近，这会使得P型鳍式场效应晶体管的肖特基势垒值非常低，P型鳍式场效应晶体管性能 好。但是对于N型鳍式场效应晶体管来说，当金属硅化物层为镍金属硅化物层、NiPt金属硅化物层或Pt金属硅化物层时，会使得N型鳍式场效应晶体管的肖特基势垒值非常高。这样，N型鳍式场效应晶体管在源极材料层和漏极材料层上产生的寄生电阻太大。因此，N型鳍式场效应晶体管性能不好。

为此，本发明提供一种鳍式场效应晶体管的形成方法，采用本发明的方法能够减小该晶体管的肖特基势垒值，从而减少该晶体管的寄生电阻，从而提高该鳍式场效应晶体管的性能。

为使本发明的上述目的和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

首先，参考图1和图2，提供半导体衬底20，所述半导体衬底20具有鳍部21。

本实施例中，所述半导体衬底20包括具有至少两个分立的凸起结构的硅衬底201和位于凸起结构之间的绝缘层202，绝缘层202低于所述凸起结构。高于绝缘层202的凸起结构为鳍部21。其中，绝缘层202的材料为氧化硅。

其他实施例中，所述半导体衬底还可以为绝缘体上硅衬底，所述绝缘体上硅衬底包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。刻蚀顶部硅层形成鳍部。

接着，形成横跨所述鳍部21的多晶硅栅极结构22。

本实施例中，所述多晶硅栅极结构22包括栅氧层221和位于所述栅氧层221上的多晶硅层222。

多晶硅栅极结构22的具体形成方法为本领域技术人员的熟知技术。

接着，参考图3，在半导体衬底20、鳍部21的顶部和侧壁、栅极结构22的顶部和侧壁形成第一侧墙材料层。所述第一侧墙材料层包括位于底部的氧化硅层(图未示)和位于氧化硅层之上的氮化硅层(图未示)。

接着，对多晶硅栅极结构22两侧的鳍部进行LDD离子注入和Halo离子注入，之后，进行退火处理，形成LDD离子注入区(图未示)和Halo离子注入区(图未示)。

此时，鳍部21的顶部的晶格受损，形成位错缺陷。

继续参考图3，形成LDD离子注入区和Halo离子注入区后，在第一侧墙材料层上形成第二侧墙材料层。所述第二侧墙材料层的材料为氮化硅。

此时，第一侧墙材料层和第二侧墙材料层的叠层为侧墙材料层23’。

氮化硅层之所以在外侧，是因为，氮化硅层的硬度和机械强度较高，后续形成的栅极结构侧墙中，在外侧的氮化硅层能够更好的保护栅极结构在后续工艺步骤中不受损伤。氧化硅层为氮化硅层的应力缓冲层。

接着，对侧墙材料层23’进行回刻，形成栅极结构侧墙23b(参考图7)和鳍部侧墙23a(参考图4)。栅极结构侧墙23b与鳍部侧墙23a的组成成分相同。以鳍部侧墙23a为例，鳍部侧墙包括位于内侧的氧化硅侧墙231和位于氧化硅侧墙231上的氮化硅侧墙232。如果没有氧化硅侧墙231的存在，氮化硅侧墙232会对鳍部21产生较大应力，再加上鳍部21的尺寸较小，该较大应力会使鳍部21中的硅产生位错，从而严重影响后续形成的鳍式场效应晶体管的性能。但是，图7中的栅极结构侧墙23b并未示意出上述两层，而图4中的鳍部侧墙23a示意出上述两侧。

接着，参考图4，去除所述栅极结构两侧鳍部21的顶部。具体如下：

本实施例中，先将鳍部侧墙中的氮化硅侧墙232自上而下去除部分高度，剩余的氮化硅侧墙232的高度为H1。

其中，去除方法为干法刻蚀。刻蚀气体薄CHF₃，稀释气体包括氩气。具体工艺条件为：CHF₃的流量为1sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50W～500W；偏置功率为：0W～200W；占空比为10％～90％。

形成高度为H1的氮化硅侧墙232后，鳍部侧墙中的氧化硅侧墙232暴露出来，将鳍部侧墙中的氧化硅侧墙231自上而下去除部分高度至剩余的氮化硅侧墙232处，形成剩余的氧化硅侧墙231。剩余的氧化硅侧墙231的高度也为H1。

本实施例中，去除部分高度的氧化硅侧墙231的方法为干法刻蚀。刻蚀 气体包括C₄F₈，稀释气体包括氩气。具体工艺条件为：C₄F₈的流量为5sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50W～500W；偏置功率为：0W～200W；占空比为10％～90％。

采用上述条件将鳍部侧墙的部分高度自上而下降低至H1后，被该鳍部侧墙包围的鳍部21会露出。而且，露出的鳍部21的顶面呈向下凹陷，且凹陷面为只有一个弧度的规则弧面。因此，露出鳍部21的顶面均匀光滑。例如，露出的鳍部顶部为一个规则的碗状凹坑，该碗状凹坑的内侧壁均匀光滑。上述工艺条件需要精确控制，任何一项不符合要求，都不能实现后续工艺中使露出的鳍部21的顶面呈规则的、光滑均匀的下凹弧面。

之后，将露出的鳍部21的顶部进行干法刻蚀去除，剩余的鳍部21的高度为H2。其中，去除氮化硅侧墙前鳍部原始高度为H。

本实施例中，剩余的鳍部21的顶部也为呈向下凹陷，且凹陷面为只有一个弧度的规则弧面，且弧面均匀光滑。原因如下：

后续工艺中，在剩余鳍部21的均匀光滑的顶面上形成第一半导体材料层的形状规则，能够更好的对后续形成N型鳍式场效应晶体管施加拉应力，从而提高后续形成的N型鳍式场效应晶体管的载流子的迁移率，进一步提高后续形成的N型鳍式场效应晶体管的性能。

另外，在剩余鳍部21的有规则、光滑均匀的顶面上形成的第一半导体材料的形状规则，不会发生相邻的鳍部上的第一半导体材料相连生长的现象，从而可以避免后续形成的源极金属插塞之间或者漏极金属插塞之间的短路连接的现象出现。

本实施例中，将鳍部顶部去除，也就是将鳍部顶部受损部分去除，可以消除位错缺陷，从而提高后续形成的N型鳍式场效应晶体管的性能。

更进一步的，剩余鳍部的高度H2为大于等于2/3H且小于等于5/6H。也就是说，鳍部顶部的被去除高度为大于等于1/6H且小于等于1/3H。鳍部21如果被去除的太多，影响沟道的大小，从而会影响后续形成的N型鳍式场效应晶体管的性能。鳍部21如果被去除的太少，鳍部21顶部的位错缺陷消除 不够，同样会影响后续形成的N型鳍式场效应晶体管的性能。

需要说明的是，本实施例中，鳍部侧墙的高度低于剩余鳍部的高度，原因如下：后续工艺中，会在剩余鳍部21上原位掺杂生长或外延生长第一半导体材料层，而正因为后续形成的鳍式场效应晶体管的类型为N型，则第一半导体材料层的材料为碳化硅。而碳化硅在剩余鳍部21的生长过程是非常缓慢的。鳍部侧墙的高度低于剩余鳍部的高度，可以使剩余的鳍部的顶部完全露出，从而容易提高在剩余鳍部21上生长第一半导体材料层的速度，进而还可以加大第一半导体材料层的体积，以提高后续形成的N型鳍式场效应晶体管的性能。

更进一步的，本实施例中，所述剩余鳍部侧墙的高度H1为大于等于1/3H且小于2/3H。之所以将鳍部侧墙的高度降低至预设高度H1，原因如下：如果将鳍部侧墙的高度降低的高度太大，则后续在剩余鳍部21上形成的第一半导体材料层的体积会过大，容易造成相邻的鳍部21上生长形成的第一半导体材料层相互连接的现象。如果将鳍部侧墙的高度降低的高度过小，则在相邻的剩余鳍部21上生长形成的第一半导体材料层的速度会很慢，从而影响后续形成的N型鳍式场效应晶体管的性能。另一方面，在该位置处生长形成的第一半导体材料层能够对沟道施加最佳效果的拉应力，而且生长的时间最短。

其他实施例中，剩余鳍部侧墙的高度等于剩余鳍部的高度，也属于本发明的保护范围。

接着，参考图5，在剩余鳍部21表面形成掺杂有源漏离子的第一半导体材料层241。

本实施例中，第一半导体材料层241的材料为碳化硅。掺杂在第一半导体材料层241的源漏离子为磷离子。

本实施例中，形成掺杂有源漏离子的第一半导体材料层24的方法为：原位掺杂生长。之所以采用原位掺杂生长的方法形成掺杂有源漏离子的第一半导体材料层241，是因为，该生长工艺相对于离子注入工艺容易控制，能够实现梯度掺杂。

原位掺杂生长第一半导体材料层后，源极和漏极就形成了。具体形成工 艺为本领域技术人员的熟知技术，在此不再赘述。

形成第一半导体材料层241后，第一半导体材料层241对后续形成的N型鳍式场效应晶体管产生拉应力，以提高后续形成的N型鳍式场效应晶体管的性能。

接着，参考图6，在所述第一半导体材料层241上形成掺杂有势垒降低离子的第二半导体材料层242。

本实施例中，第二半导体材料层242的材料为硅。则势垒降低离子包括硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种。其他实施例中，第二半导体材料层的材料为碳化硅，也属于本发明的保护范围。

本实施例中，形成掺杂有势垒降低离子的第二半导体材料层242的方法为：原位掺杂生长。在外延生长硅材料的过程中原位掺入含硫离子、硒离子、砷离子、锑离子和锗离子中的至少一种掺杂气体。

之所以采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层242。是因为原位掺杂生长工艺相对于离子注入工艺容易控制，可以实现梯度掺杂。另一方面可以防止向第二半导体材料层注入势垒降低离子过程中的对第二半导体材料层晶格造成损伤。

本实施例中，采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层242的同时，还在第二半导体材料层242中掺杂有磷离子。而且，磷离子的掺杂剂量大于势垒降低离子的掺杂剂量。原因如下：磷离子的掺入可以使磷离子处于第二半导体材料层242晶格中的非替代位上，形成接触电阻减小层的退火处理过程中，磷离子被激活，占据第二半导体材料层242的晶格。因为，第二半导体材料层242的接触电阻与掺入磷离子的剂量(N_D，n-type doping concentration)成反比，所以在第二半导体材料层242中掺杂有磷离子，并且增大磷离子的掺杂剂量可以降低第二半导体材料层242的接触电阻。

其他实施例中，采用原位掺杂生长的方法形成掺杂有势垒降低离子的第二半导体材料层的同时，不在第二半导体材料层中掺杂有磷离子，也属于本发明的保护范围。因为，后续的退火工艺中，第一半导体材料层中的磷离子 会扩散至第二半导体材料层。

其他实施例中，也可以在露出的鳍部上外延生长第二半导体材料层。之后，对第二半导体材料层进行势垒降低离子注入。

这样，参考图7，本实施例中，第一半导体材料层241和第二半导体材料层242的叠层为源极材料层24a和漏极材料层24b。

接着，结合参考图7和图8，在半导体衬底20、多晶硅栅极结构22(参考图9)、源极材料层24a和漏极材料层24b上形成介质层25。

介质层25的材料为氧化硅、碳化硅或氮氧化硅。介质层25也可以为低k材料或超低k材料，所述低k材料的介电常数小于等于3，所述超低k材料的介电常数小于等于2.7。介质层25的形成方法为沉积。具体可以为高密度等离子体(High Density Plasma，HDP)化学气相沉积或者是高纵深比填沟工艺(High Aspect Ratio Process，HARP)或者流动化学气相沉积(Flowable Chemical Vapor Deposition，FCVD)。采用上述三种方法填充能力较强，形成的介质层25致密度比较高。当然，介质层25也可以是本领域技术人员熟知的其他沉积工艺，也属于本发明的保护范围。

接着，继续参考图8，将高于多晶硅栅极结构22的介质层25进行化学机械研磨，使得介质层25与多晶硅栅极结构22相平。之后，去除多晶硅栅极结构22，在介质层25内形成栅极结构凹槽。之后，在栅极结构凹槽内形成金属栅极结构42。金属栅极结构42包括栅介质层421和位于栅介质层421之上的栅极层422。栅介质层421为高k栅介质层，为HfO₂、Al₂O₃、ZrO₂、HfSiO、HfSiON、HfTaO和HfZrO。栅极层422的材料层铝。其他实施例中，也可以为其他金属。

其他实施例中，不进行多晶硅栅极结构的去除和金属栅极结构的形成也属于本发明所保护的范围。

接着，继续参考图8，在介质层25上形成图形化的掩膜层(图未示)，所述图形化的掩膜层定义源极通孔、漏极通孔的位置和大小。之后，以图形化的掩膜层为掩膜对介质层25进行刻蚀，在介质层25内形成源极通孔26a和漏极通孔26b。源极通孔26a的底部露出源极材料层24a，漏极通孔26b的底 部露出漏极材料层24b。

刻蚀形成源极通孔26a、漏极通孔26b的方法为各向异性干法刻蚀。

接着，继续参考图8，在源极通孔26a侧壁和剩余的源极材料层24a形成第一金属硅化物材料层(图未示)。在漏极通孔26b侧壁和剩余的漏极材料层24b表面形成第二金属硅化物材料层(图未示)。

本实施例中，所述第一金属硅化物材料层和第二金属硅化物材料层都为镍，形成第一金属硅化物材料层和第二金属硅化物材料层的方法为沉积或溅射。

接着，对第一金属硅化物材料层和第二金属硅化物材料层进行第一快速热退火处理(RTA)。第一快速热退火处理的过程中，第一金属硅化物材料层与源极材料层中的第二半导体材料层242、第二金属硅化物材料层与漏极材料层中的第二半导体材料层242熔合形成高阻相金属硅化物，该高阻相金属硅化物的成分为NiSi₂。

接着，将源极通孔26a侧壁、漏极通孔26b侧壁的高阻相金属硅化物和剩余的第一金属硅化物材料层和第一金属硅化物材料层去除。

本实施例中，去除方法为采用APM溶液或SPM溶液去除。其中，APM溶液为氨水和双氧水的混合溶液。APM溶液为硫酸和双氧水的混合溶液。由于，APM溶液或SPM溶液中的双氧水存在容易分解的缺点，从而需要不断更换APM溶液或SPM溶液。因此，可以采用臭氧替代APM溶液或SPM溶液中的双氧水。其中，臭氧的流量为3～7L/min，通入臭氧的时间为6～8min。

其他实施例中，也可以在APM溶液或SPM溶液中通入臭氧，这时，臭氧的流量为5L/min，通入臭氧的时间为60～100min。

本实施例中，第一快速热退火处理的温度为小于500℃，防止晶圆上的光刻胶熔化，而且还能形成高阻相金属硅化物。

接着，对剩余的第一金属硅化物材料层和剩余的第二金属硅化物材料层进行第二快速热退火处理，形成低阻相金属硅化物层。其中，低阻相金属硅化物层为最终的源极金属硅化物层和漏极金属硅化物层。

本实施例中，第二快速热退火处理的温度为小于500℃。金属硅化物层的成分为NiSi。防止晶圆上的光刻胶熔化，而且还能形成低阻相金属硅化物。

本实施例中，在上述第二快速热退火处理的过程中，掺入第二半导体材料层242的势垒降低离子会发生在低阻相金属硅化物层(源极金属硅化物层和漏极金属硅化物层)的固溶度值小，在第二半导体材料层242的固溶度值大的现象。因此，形成低阻相金属硅化物层的过程中，大量的势垒降低离子会在低阻相金属硅化物层的底部边界析出。也就是说，会在低阻相金属硅化物层与第二半导体材料层242的界面析出，并且在低阻相金属硅化物层与第二半导体材料层242的界面形成电偶极子(dipole)层，该电偶极子层会产生一个和电子运动方向相同的电场，从而降低了第二半导体材料层242内的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进，也就是说，降低了肖特基势垒宽度和肖特基势垒高度(Schottky Barrier Height，φBn)，进一步降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻ρc，提高了后续形成的N型鳍式场效应晶体管的性能。

需要说明的是：

(1)掺入第二半导体材料层的势垒降低离子为硫离子、硒离子、砷离子和锑离子中的至少一种时，势垒降低离子的剂量为大于等于1E13atom/cm²且小于等于1E15atom/cm²。其中，当势垒降低离子为一种以上的离子种类时，则势垒降低离子的剂量为一种以上离子的总剂量。势垒降低离子的剂量如果太大，容易在第二半导体材料层242内引入过多的晶格缺陷，从而影响后续形成的N型鳍式场效应晶体管的性能。势垒降低离子的剂量如果太小，降低后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳。

(2)如果势垒降低离子为锗离子，则掺入锗离子的第二半导体材料层242在退火工艺不容易形成金属硅化物层。因此，掺入至第二半导体材料层242的锗离子的剂量要小。本实施例为大于等于1E13atom/cm²且小于等于1E14atom/cm²。如果掺入第二半导体材料层242的锗离子的剂量太大，会在第二半导体材料层242内引入过多的缺陷。如果掺入第二半导体材料层242的锗离子的剂量太小，降低后续形成的N型鳍式场效应晶体管的源极和漏极 上的寄生电阻的效果不是最佳。

(3)如果势垒降低离子为锗离子与其他势垒降低离子的混合物，则势垒降低离子的总剂量为大于等于1E13atom/cm²且小于等于1E15atom/cm²。其中，相对于其他势垒降低离子，锗离子的剂量的含量最少。

(4)为什么不在第一半导体材料层中掺杂势垒降低离子的原因如下：只有在形成硅化物的快速热退火处理的过程中，势垒降低离子只在金属硅化物层与第二半导体材料层的界面析出，并且在金属硅化物层与第二半导体材料层的界面形成电偶极子。因此，如果在第一半导体材料层中掺杂势垒降低离子，并不会被析出，从而也不会产生电偶极子。

其他实施中，当第一金属硅化物材料层和第二金属硅化物材料层为NiPt或Pt时，也属于本发明的保护范围。

其中，上述的源极金属硅化物层为在源极材料层上形成的金属硅化物层，漏极金属硅化物层为在漏极材料层上形成的金属硅化物层。

接着，参考图9，在介质层25、源极通孔26a的底部和侧壁、漏极通孔26b的底部和侧壁形成金属层27。

金属层27的功函数分别小于源极金属硅化物层和漏极金属硅化物层的功函数。

本实施例中，金属层27的材料为铝。形成金属层27的方法为沉积或是溅射。

金属层27的厚度为大于等于5埃且小于等于50埃。

形成金属层27后，对金属层进行退火处理。对金属层之所以进行退火处理，原因如下：

金属层的功函数小于源极金属硅化物层和漏极金属硅化物层的功函数，金属层中的金属原子在退火的过程中可以沿着源极金属硅化物层的晶界扩散，并聚集在源极金属硅化物层与第一半导体材料层(碳化硅层)的界面处。金属层中的金属原子在退火的过程中还可以沿着漏极金属硅化物层的晶界扩散，并聚集在漏极金属硅化物层与第一半导体材料层的界面处。在源极金属 硅化物与第一半导体材料层的界面处的功函数、在漏极金属硅化物与第一半导体材料层的界面处的功函数会因为金属原子的聚集而降低，因此，可以进一步降低了肖特基势垒高度，进一步降低了后续形成的N型鳍式场效应晶体管的源极和漏极上的寄生电阻。

本实施例中，退火处理的温度为大于等于100℃且小于等于200℃，退火处理的时间为大于等于1s且小于等于10s。

对金属层之所以进行上述条件的退火，原因如下：

本实施例中，所述金属层27的材料为铝，所述源极金属硅化物层为NiPt金属硅化物层、Pt金属硅化物层或Ni金属硅化物层，所述漏极金属硅化物层与所述源极金属硅化物层材料相同。“退火处理的温度为大于等于100℃且小于等于200℃，退火处理的时间为大于等于1s且小于等于10s”的退火条件可以将更多的铝原子沿着源极金属硅化物的晶界扩散，并聚集在源极金属硅化物层与第一半导体材料层的界面处。还可以将更多的铝原子沿着漏极金属硅化物层的晶界扩散，并聚集在漏极金属硅化物层与第一半导体材料层的界面处。从而可以更多的降低肖特基势垒高度。如果退火温度太大，退火时间太长，铝原子会扩散至第一半导体材料层的内部，也就是说，会对第一半导体材料层内部造成更多的晶格缺陷。如果退火温度太低，退火时间太短，则不会有足够的铝原子扩散并聚集在源极金属硅化物层与第一半导体材料层的界面处、漏极金属硅化物层与第一半导体材料层的界面处，从而不能够很好的降低肖特基势垒高度。

需要说明的是，金属层27的厚度如果太大，则上述相应的退火步骤中，过多的金属原子会扩散至第一半导体材料层中，从而在第一半导体材料层内会引起过多的晶格缺陷。金属层的厚度如果太小，则不会有足够的金属离子扩散并聚集在源极金属硅化物层与第一半导体材料层的界面处，并且不会有足够的金属原子扩散并聚集在漏极金属硅化物层与第一半导体材料层的界面处，从而不能够很好的降低肖特基势垒高度。

其他实施例中，金属层27的厚度如果不在上述范围内，也属于本发明保护范围，也能提高后续形成的鳍式场效应晶体管性能，只是提高的效果略差。

接着，参考图10，将所述退火处理后的所述金属层27去除。

之所以将退火处理后的金属层27去除的原因如下：防止后续形成的晶体管发生不应有的连通。

去除退火处理后的金属层27的工艺为各向异性干法刻蚀工艺，刻蚀气体为氯气、氯化硼、氢气、氮气、三氟甲烷和甲烷。所述干法刻蚀的功率为200瓦～400瓦，刻蚀腔的压强为30毫托～200毫托，刻蚀温度为40℃～60℃。

所述干法刻蚀后需要采用清洗液进行冲洗，以去除金属栅极(铝栅极)表面残余的氯离子。清洗液为水或醇类溶液。清洗液进行冲洗的时间为10秒～40秒，清洗液的流量为2升/分钟～6升/分钟，清洗液的压力为20牛～60牛。

干法刻蚀后，清洗液对金属栅极(铝栅极)进行冲洗，残留于金属栅极(铝栅极)表面的氯离子易于被水或醇类溶液中的氢氧根中和，容易在冲洗过程中被带走，从而防止了所残留的氯离子与空气中的水和金属栅极(铝栅极)发生反应而发生腐蚀，产生氧化铝等聚合物，从而避免了栅极性能不稳定的问题，提高了半导体器件的良率。

接着，参考图11，将退火处理后的金属层27去除后，在源极通孔内形成源极金属插塞28a，在漏极通孔内形成漏极金属插塞28b。

本实施例中，源极金属插塞和漏极金属插塞的材料为钨，也可以为其他类型的本领域技术人员公知的金属，具体为本领域技术人员的熟知技术。

需要说明的是，本实施例是先形成金属栅极结构，再对第二半导体材料层进行第一快速热退火处理、第二快速热退火处理形成的源极金属硅化物层和漏极金属硅化物层。如果先形成源极金属硅化物层和漏极金属硅化物层，再形成金属栅极结构，那么在形成金属栅极结构的高k栅介质层的过程中，需要高温退火处理，该高温退火处理会破坏已经形成的源极金属硅化物层和漏极金属硅化物层的结构。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。