半导体芯片封装结构及其封装方法与流程

本发明有关于一种半导体芯片的封装结构，特别是有关于一种不需使用模具就能完成封装制程的半导体芯片封装结构及其封装方法。

背景技术：

一般半导体组件在晶圆厂完成功能性的制造后，需要经过切割成芯片，再将芯片与电路板电性连接；之后，要将完成电性连接的芯片与电路板放进一个模具中，接着，将树脂注入模具中，用以完全包覆芯片与电路板；再接着，经过烘烤将树脂固化后，即完成半导体组件的封装。

在这个封装过程中，模具为一种耗材，且需要根据不同的芯片尺寸个别制作；由于，开模制造模具的费用很高，故在产品制造的竞争过程中，往往造成成本增加的问题。此外，每一个芯片必须与一个电路板电性连接，故使得电路板也成为制造成本之一。

为了进一步降低半导体芯片的封装成本，故需要一种简易的封装结构。

技术实现要素：

根据上述问题，本发明的主要目的在提供一种半导体芯片的封装结构，包括:芯片，其主动面上配置有多个焊接点；多条金属导线，其一端与焊接点电性连接；盖体，由多个边缘及封闭边缘的顶部所形成，用以包覆芯片及金属导线；封胶体，形成于盖体中，包覆芯片及金属导线，并暴露于盖体的底部；多个金属接点，曝露出封胶体表面，而每一个金属接点与多条金属导线的另一端电性连接成一体；其中，盖体的一些边缘上配置有孔隙。

根据上述之目的，使得本发明的封装结构不需经过模具的制程，可以有效地降低制造成本。此外，本发明的封装结构也不需使用基板，除了可以进一步地降低制造成本外，还可以降低封装结构的高度。

本发明另一主要目的在提供一种半导体芯片的封装方法，包括:提供底材，底材上形成多个区域且每一个区域上配置有多个辨识记号；依序提供芯片，每一个芯片的主动面上配置有多个焊垫，并将相对主动面的底部固接于底材的每一个区域上，并配置在每一区域的辨识记号之间；执行打线，是依序将每一条金属导线的一端与每一个焊垫电性连接，并将每一条金属导线的另端与每一个辨识记号电性连接，并形成金属接点；提供盖体，是于一侧边形成多个具有开口的容置空间，盖体的每一个容置空间覆盖一个芯片及金属导线并与底材固接，而盖体的一些边缘上配置有孔隙；执行注模，是将模流材料经由盖体边缘上的孔隙注入至盖体中的每一个容置空间中，以形成封胶体，每一个封胶体并包覆芯片及金属导线；以及执行剥离，是将底材与封胶体及盖体分离，以曝露出金属接点。

根据上述之目的，使得本发明的封装方法不需经过模具的制程，可以有效地降低制造成本。此外，本发明的封装结构也不需使用基板，除了可以进一步地降低制造成本外，还可以降低封装结构的高度。

附图说明

图1A 是本发明的底材上视示意图；

图1B 是本发明的底材剖面示意图；

图2 是本发明的底材与芯片结合上视示意图；

图3 是本发明的芯片完成打线制成的剖面示意图；

图4 是本发明的盖体底面视示意图；

图5 是本发明的盖体覆盖芯片的剖面示意图；

图6A-6C 是本发明的注模过程剖面示意图；

图7 是本发明完成剥离后的底面示意图；

图8A 是本发明完成切割后的封装结构底面示意图；以及

图8B 是本发明完成切割后的封装结构剖面示意图。

具体实施方式

为使本发明之目的、技术特征及优点，能更为相关技术领域人员所了解并得以实施本发明，在此配合所附图式，于后续之说明书阐明本发明之技术特征与实施方式，并列举较佳实施例进一步说明，然以下实施例说明并非用以限定本发明，且以下文中所对照图式，表达与本发明特征有关之示意。

首先，请参考图1A及图1B，其中图1A是本发明的底材上视示意图，图1B是本发明的底材剖面示意图。如图1A所示，是本发明的底材10是由高分子材料所形成，例如一种树脂或AB胶。底材10可以区分为多个置放半导体组件的晶粒区14，每一个晶粒区14由虚线区分出来。此外，本发明的底材10，可以使用具有一定的硬度，或是先将底材10经过烘烤过程，也使得底材10具有一定的硬度。接着，在晶粒区14的周边位置形成多个辨识符号12，每一个辨识符号12为几何形状，例如:十字符号，且每一个辨识符号12的材质为金属，例如:金或铜或铜合金等。而每一个辨识符号12可以是由半导体制程以金属沉积方式形成或是以电镀方式形成或是以网印方式形成，如图1B所示，本发明并不加以限制。此外， 对于每一个辨识符号12寸大小，可以根据所要封装的半导体组件20的焊垫22数量来调整，本发明并不加以限制。

接着，请参考图2，是本发明的底材与芯片结合上视示意图。如图2所示，将已经切割完成的半导体组件20(例如:DRAM或Flash内存)，将其经由取放机构(Handler)逐一将每一半导体组件20放置至底材10上的晶粒区14，并且是将半导体组件20配置在每一个辨识符号12之间。此外，半导体组件20放置至底材10上的晶粒区14的固定方式，可以选择使用一种树脂(resin)，特别是一种B-Stage树脂或是具有导热效果的树脂来做为半导体组件20与底材10的黏着层。

再接着，请参考图3，是本发明的底材与芯片结合上视示意图。如图3所示，使用打线机(wire bonding machine)将每一个半导体组件20上的焊垫22以一条金属线30连接至底材10的辨识符号12上，以形成电性连接。而在较佳实施例中，当打线机以逆打线方式，先在辨识符号12上形成金属球体32后，再将金线30连接至半导体组件20上的焊垫22；此外，在发明的另一个实施例中，打线也可以选择先将金线30与半导体组件20上的焊垫22连接后，再将金属线30连接至辨识符号12上，并在辨识符号12形成金属球体32；其中，在本发明的金属球体32是由打线机将金属材料与每一个底材10上的辨识符号12连接成一体，且每一个金属球体32的直径可以介于0.01mm～0.5.mm。此外，在本发明的较佳实施例中，可以在晶粒区14上，先形成黏着层50，以便藉由此黏着层50来固接半导体组件20；而此黏着层50可以是一种固化胶，例如:B-Stage固化胶；此外，黏着层50也可以是一种高导热的树脂，例如:以环氧树脂为主要材料所形成的导热胶。

接着，请参考图4A及图4B，是本发明的盖体底面及剖面示意图。如图4A所示，盖体40可以使用射出成型的方式，形成多个具有容置空间的盖体区域42， 其中，每一个盖体区域42由多个边缘及封闭多个边缘的顶部所形成。盖体40可以经过精确的设计，使得每一个盖体区域42的容置空间可以封闭一个个间隔排列并且已经电性连接在底材10上的半导体组件20；其中，盖体40的材料可以选择使用塑料或树脂。此外，在射出成型的盖体40设计上，其在四个周边的宽度可以设计在0.5～1mm，而在本发明的实施例中，盖体40四个周边的宽度选择在0.5mm；而在切割线宽约需1.2mm的状况下，故四个周边以外的其他中边框的宽度选择在2.2mm；其中，在图4A中的虚线是代表切割线44的位置。此外，本发明的盖体40进一步在每一个边框中间区域或边框底部上形成孔隙46，其宽度可以选择在1～5mm，可以作为后续注入模流模的进出口。而在本实施例中，其孔隙46的宽度是选择在2.5mm，如图4B所示。

接着，请参考图5，是本发明的盖体覆盖芯片的剖面示意图。如图5所示，可以选择在盖体40的底部边框上先形成黏着层(未显示于图中)后，藉由此黏着层50与底材10固接。故当射出成型的多个具有容置空间的盖体区域42经过对准后，可以封闭多个间隔排列的半导体组件20，如图5所示。

接着，请参考图6A及图6B及图6C，是本发明的注模过程剖面示意图。如图6A所示，当每一个具有容置空间的盖体区域42封闭每一个底材10上的半导体组件20并藉由此黏着层50与底材10固接后，随即可以进行一个注模(molding)的封胶程序，其中，注入盖体区域42中的封胶材料可以选择环氧树脂(Epoxy)或是低温胶等。当注入的封胶材料由射出成型的盖体40上的至少一个孔隙46注入至盖体区域42的容置空间中，如由图6A箭头所示处注入口注入封胶材料；随着适当的施加压力，可以使得注入的封胶材料完全充填至盖体区域42的容置空间中；当注入的封胶材料在盖体40的另一侧边的孔隙46溢出时，即代表封胶材料已完 全充填至每一个盖体区域42；最后，再经过适当的加温烘烤后，即可将封胶材料固化，如图6B所示。根据本发明盖体的设计，使得在半导体组件20的封装过程中，不需要使用任何模具，而是以盖体来取代，故可以节省制造模具的费用。

接着，请参考图6C，是本发明将底材剥离封装体的剖面示意图。如图6C所示，当封胶材料已完全充填至每一个盖体区域42后，并经过适当的加温烘烤后，即可将封胶材料固化，以在每一个盖体区域42形成一个包覆半导体组件20的封胶体。接着，将底材10与封胶体及盖体边缘剥离，使得封胶体的底部及多个金属球体32暴露出来，如图6C所示。而在较佳实施例中，在完成封胶体的制程后，可以将封胶体先经过一个低温的热制程，使得底材10可以软化，方便将底材10与封胶体剥离。而在本实施例，此低温的热制程可以选择30～60度。很明显的，本发明的封装结构也不需使用底材10，除了可以进一步地降低制造成本外，还可以降低封装结构的高度。

请参考图7，是本发明完成剥离后的底面示意图。如图7所示，当底材10与封胶体剥离后，即会使得封胶体底部及多个金属球体32暴露出来，此时，封胶体底部及多个金属球体32是在同一个平面上。而在本发明的较佳实施例中，可以在晶粒区14上，先形成金属层60，其形成方式可以与形成辨识符号12同时完成。之后，将黏着层50形成在金属层60之上，以便藉由此黏着层50与半导体组件20固接，其中，黏着层50可以是一种高导热的树脂，例如:以环氧树脂为主要材料所形成的导热胶。而当底材10与封胶体剥离后，金属层60即会暴露出来，如图7所示。藉由此金属层60的设计，可以作为半导体组件20的散热路径；此时，封胶体底部、多个金属球体32即金属层60是在同一个平面上。

请参考图8A及图8B，是本发明完成切割后的封装结构底面示意图及剖面示意图。如图8A所示，当底材10与封胶体剥离后，封胶体底部、多个金属球体32以及金属层60即会暴露出来；接着，将一整片封装结构中暴露出来的每一个金属球体32上形成锡膏(Solder Paste)后，再经过热制程后，即会在每一个金属球体32上形成锡球(Solder Ball)16，使得锡球16突出于封胶体底部。

最后，经由激光沿着切割线进行切割后，即可以完成半导体组件20的封装，如图8B所示。很明显的，本发明藉由此射出成型的盖体作为模具，固可以节省传统注模所需的模具，故可以进一步降低制造的成本。

本发明接着提供一种半导体芯片的封装方法，包括:

步骤一:提供底材10，并且在底材10上形成多个区域且每一个区域上配置有多个辨识记号12，其中，是底材10由高分子材料所形成，例如一种AB胶；此外，底材10可以区分为多个置放半导体组件的晶粒区14。在晶粒区14的周边位置形成多个辨识符号12，每一个辨识符号12为几何形状，例如:十字符号，且每一个辨识符号12的材质为金属，例如:金或铜或铜合金等。而每一个辨识符号12可以是由半导体制程以金属沉积方式形成或是以电镀方式形成或是以网印方式形成，如图1B所示，本发明并不加以限制。

步骤二:依序提供芯片20，每一个芯片20的主动面上配置有多个焊垫22，并将相对主动面的底部固接于底材的每一个晶粒区14上，并配置在每一个区域的辨识记号12之间。此外，半导体组件20放置至底材10上的晶粒区14的固定方式，可以选择使用一种树脂(resin)，特别是一种B-Stage树脂来做为半导体组件20与底材10的黏着层。而在较佳实施例中，可以在晶粒区14上，先形成金属 层60，其形成方式可以与形成辨识符号12同时完成。之后，将黏着层50形成在金属层60之上，以便藉由此黏着层50与半导体组件20固接。

步骤三:执行打线，是依序将每一条金属导线30的一端与每一个焊垫22电性连接，并将每一条金属导线30的另一端与每一个辨识记号12电性连接，并形成金属球体32；在本发明的金属球体32是由打线机将金属材料与每一个底材10上的辨识符号12连接成一体，且每一个金属球体32的直径可以介于1mm～10mm。

步骤四:提供盖体，盖体40可以使用射出成型的方式，形成多个具有容置空间的盖体区域42，其中，每一个盖体区域42由多个边缘及封闭边缘的顶部所形成。盖体40可以经过精确的设计，使得每一盖体区域42的容置空间可以封闭一个个间隔排列并且已经电性连接在底材10上的半导体组件20；其中，盖体40的材料可以选择使用塑料或树脂。此外，本发明的盖体40进一步于一些边缘上配置有孔隙46，以作为模流的注入口及出口。

步骤五:执行注模，是将一模流材料经由盖体40边缘上的至少一个孔隙46注入至盖体40中的每一个容置空间42中，注入盖体区域42中的封胶材料可以选择环氧树脂(Epoxy)或是低温胶等。当注入的封胶材料由射出成型的盖体40上的至少一个孔隙46注入至盖体区域42的容置空间中，如图6A的箭头所示处注入口；随着适当的施加压力，可以使得注入的封胶材料完全充填至盖体区域42的容置空间中；当注入的封胶材料在盖体40的另一侧边的孔隙46溢出时，即代表封胶材料已完全充填至每一个盖体区域42。此时，形成封胶体可以包覆芯片及金属导线。

步骤六:执行加热，可以将封胶体先经过一个低温的热制程，使得底材10可以软化，方便将底材10与封胶体剥离。而在实施例，此低温的热制程可以选 择30～60度。在此要说明，此加热步骤为选择步骤，可以根据所使用的底材10的材质来决定是否要执行此步骤。

步骤六:执行剥离，是将底材与封胶体及盖体分离。当底材10与封胶体剥离后，即会使得封胶体底部及多个金属球体32暴露出来。而在晶粒区14上配置有金属层60时，而当底材10与封胶体剥离后，金属层60即会暴露出来。

步骤七:形成锡球，是将一整片封装结构中暴露出来的每一个金属球体32上形成锡膏(Solder Paste)后，再经过一热制程后，即会在每一个金属球体32上形成锡球(Solder Ball)，使得锡球16突出于封胶体底部。在此要说明，此形成锡球步骤为选择步骤，可以根据所使用的封装结构是平面网格数组封装(Land Grid Array；LGA)或是球格数组封装(Ball Grid Array；BGA)来决定是否要执行此步骤；其中，当封装结构要形成BGA封装结构时，及要执行此步骤。

步骤八:执行切割，是经由激光沿着切割线44进行切割后，即可以完成半导体组件20的封装，如图8A或图8B所示。

虽然本发明以前述之较佳实施例揭露如上，然其并非用以限定本发明，任何熟习本领域技艺者，例如，半导体组件20即不限定为内存，只要是经由半导体制程所形成的晶粒，均为本发明封装之目标；因此，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之专利保护范围须视本说明书所附之申请专利范围所界定者为准。