Si衬底上的Ⅲ‑N半导体层的制作方法

本发明一般来讲涉及在硅衬底上生长III-N材料的半导体层，并且更具体地涉及在硅衬底上的改性REO缓冲层上外延生长III-N。

背景技术：

GaN或其它基于III-N半导体的电子器件和光电子器件需要低成本和可扩展(scalable)的衬底。生长在硅衬底上的GaN或其它III-N半导体通常被视作是最有成本效率的技术。然而，已知的是，在很大程度上由于大的晶格失配(-16.9％)以及在硅和GaN之间热膨胀系数的巨大差距(56％)，在硅衬底上生长III-N材料诸如GaN是困难的。同样，在硅上生长III-N以及随后结构冷却期间出现最终金属箔应力。因此，通常在硅衬底上形成一个或多个某种类型的缓冲层并且在缓冲层上生长III-N材料。

通常，由于晶格失配，现有技术的缓冲层诸如AlN缓冲层并未充分地减小硅衬底或III-N中的应变。在现有技术中，公开了各种尝试以用于在硅和其它衬底上生长包括III-V材料的不同器件。在一些同时待审的美国专利申请中，在缓冲层中使用稀土氮化物和稀土氮氧化物，所有这些至少部分地是成功的。一些具体的申请和专利包括：(A31)2011年8月3日提交的名称为“硅上稀土氮氧化物缓冲的III-N(Rare Earth Oxy-Nitride Buffered III-N On Silicon)”序列号为13/196,919；(A41)2013年3月18日提交的名为“在REO模板上III-N的成核(Nucleation of III-N On REO Templates)”序列号为13/845,426；(A62)2013年8月6日颁发的名为“通过后续III-N EPI工艺改性REO(Modification Of REO By Subsequent III-N EPI Process)”的专利序列号8,501,635；(A65)2013年7月11日提交的名为“在Si衬底上的REN外延缓冲层上生长的III-N材料(III-N Material Grown On REN Epitaxial Buffer On Si Substrate)”，序列号为13/939,721；以及(A67)2014年1月23日提交的名为“在Si衬底上的REAlN/REO缓冲层上外延生长的REN半导体层(REN Semiconductor Layer Epitaxially Grown on REAlN/REO Buffer on Si Substrate)”，序列号为14/161,925，并且所有这些通过引用并入本文。

因此更加有利的是弥补在现有技术和同时待审申请中固有的前述和其它不足。

技术实现要素：

根据在硅衬底上生长III-N半导体材料的优选方法来实现本发明的期望目的和方面，所述方法包括在单晶硅衬底上生长外延稀土氧化物层以及利用氮等离子体改性外延稀土氧化物表面的步骤。所述方法进一步包括在外延稀土氧化物层的改性表面上生长低温外延氮化镓层、以及在低温外延氮化镓层上生长体(bulk)外延III-N半导体材料层的步骤。

进一步根据在硅衬底上的III-N半导体材料的具体实施例来实现本发明的期望目的和方面，所述实施方式包括位于单晶硅衬底上的稀土氧化物的单晶层并且稀土氧化物单晶层的表面用氮原子终止而形成氮原子模板。低温GaN的单晶层位于氮原子模板上并且单晶外延体半导体III-N层位于低温GaN的单晶层上。

进一步根据在硅衬底上生长III-N半导体材料的具体方法来实现本发明的期望目的和方面，所述方法包括在硅衬底上外延生长稀土氧化物的第一层，所述稀土氧化物的第一层基本上与硅衬底晶格匹配。在稀土氧化物的第一层上外延生长稀土氧化物的第二层，稀土氧化物的第二层具有不同于稀土氧化物的第一层的晶格常数，从而在稀土氧化物的第二层中产生应力。利用氮等离子体将外延稀土氧化物的第二层氮化以形成成核层并且在外延稀土氧化物的成核层上外延生长III-N材料层。

附图说明

结合附图从本发明优选实施例的以下详细说明将使得本发明的前述和其它以及更具体的目的和优点对于本领域技术人员容易变得明显，其中：

图1是示出根据本发明采用新模板在硅衬底上生长单晶III-N材料的方法和结构的简化层图；

图2示出了氮等离子体的发光光谱的特性发光波长。

图3是示出了镧系氧化物(稀土氧化物)的晶格常数(晶体间距)的图；

图4是根据本发明的在硅衬底上生长单晶III-N材料的另一方法和结构中的第一步骤的简化层图；

图5是示出了在图4的REO II层中应力的在倒易空间(reciprocal space)中的RHEED最大值曲线；

图6是示出了图4的REO II层的厚度vs倒易间距(reciprocal spacing)的图；

图7是示出了图4的REO II层的氮化的简化层图；

图8是在所述方法中并且在图6中示出的另外步骤的简化层图；

图9示出了图8中所示结构的XRD扫描；以及

图10是根据本发明的对图8中所示结构修改的简化层图。

具体实施方式

参照图1，简化层图示出了根据本发明的描绘在硅衬底12上生长单晶III-N材料的方法中设备和若干步骤的结构10。应该理解的是衬底12是或者可以是半导体行业中通常已知并使用的标准公知单晶晶片或者其一部分。同样，术语“衬底”简单地涉及支撑结构并且可以是位于其它材料诸如氧化物等的基底层上的含硅材料层。应该理解的是，单晶衬底不限于任何特定晶向而是可以包括(111)硅、(110)硅、(100)硅、其斜切料(offcut)，或者本领域中已知并使用的任何其它取向或变化。然而，因为进一步操作的简化，遍及本公开中采用优选的(111)取向示出衬底12。

在本发明中，如图1中所示，在硅衬底12上外延生长单晶稀土氧化物(REO)的缓冲层14。缓冲层14可以包括基本上与硅衬底12晶格匹配的REO的单层，或者被进行工程设计以将硅衬底12与III-N半导体材料更紧密匹配的多层。例如，至少缓冲层14的下部部分可以包括单晶立方REO材料，诸如Er₂O₃，其上部部分逐渐地或者以阶梯函数而改变至六边形REO。例如，如图3的图表中所示，Gd₂O₃具有的晶格间距(a)，Er₂O₃具有的晶格间距(a)，Nd₂O₃具有的晶格间距(a)，以及硅具有的双间距(2a)。在该实例中在Er₂O₃和硅之间的晶格失配大约为-2％，在本文中称作“基本上”晶格匹配。

通过利用氮等离子体改性REO缓冲层14的表面而形成用于III-N半导体材料生长的成核层或模板16。氮等离子体通过利用氮原子终止REO表面(即氮原子贴附以解开键)改性REO缓冲层14的表面以形成用于在其上生长III-N的模板16。在优选实施方式中，氮等离子体具有在范围2至4中的原子比分子的比率，并且在氮等离子体改性期间衬底温度在550℃至850℃的范围中。在该具体方法中，例如如图2中所示，从氮等离子体的发光光谱的特性发光波长确定原子比分子的比率。

一旦完成了氮等离子改性，在模板16上外延生长低温GaN的薄层18。在该优选实施方式中使用以下参数生长低温GaN的层18：在450℃至650℃范围(定义为“低温”)中的衬底温度；在2至4范围中的等离子体中原子比分子氮的比率；以及大约1×10^-6Torr的镓蒸气分压。低温GaN的层18有助于随后在更高温度下体III-N材料的外延生长。

完成了低温GaN的薄层18，在层18上外延生长体III-N半导体材料的层20。在该优选实施方式中并且使用GaN作为III-N材料的实例，使用以下参数生长外延生长层18：在800℃至950℃的范围中的衬底温度；大约2.5×10^-6Torr的镓分压；以及在2至4的范围中的等离子体中原子比分子氮的比率。

因为模板16和低温GaN层18的晶格匹配，体III-N半导体材料层20可以外延生长相对较厚而具有非常低的或者没有断裂或应力。因此，结构10可以用于在例如光子器件中使用的III-N(例如GaN，AlN)半导体层的生长。作为示例，III-N LED结构(未示出)可以形成在层20中/上。层20为了方便而示出为单层，但是应该理解的是III-N LED结构可以包括一个或多个典型层的生长，包括例如i-GaN、n-GaN、诸如InGaN/GaN的有源层、电子阻挡层、p-GaN，以及用于LED(尤其是光子LED)器件的形成和性能的其它层间层。

因此，在本创新方法中，首先在硅衬底12上外延生长包含单晶REO的一个或多个层的缓冲层14。将氮等离子体用于通过利用氮原子终止REO表面而改性REO缓冲层14的表面以形成用于III-N材料生长的模板16。在模板16上外延生长低温GaN的薄层18，并且在层18上外延生长体III-N材料的层20。层20可以是用于形成各种半导体器件的有源半导体层，或者可以在层20上外延生长另外的层。同样，因为减小的应力，层20可以生长得足够厚以在其中形成光子器件的电子器件。

现在参照图4，简化层图示出了根据本发明的在硅衬底上生长单晶III-N材料的另一方法和结构中的第一步骤。在利用N等离子体改性REO表面期间，断开金属键并且利用氮原子替换氧。通常，氧-金属离子键是坚固的，并且为此原因氮化工艺需要显著的处理时间。已经发现，可以通过将应力引入REO层中而弱化氧-金属离子键。

作为引入应力至REO层中的示例，氧化钆晶格常数大于氧化铒的晶格常数，如图3中所示。在达到临界厚度之后在其弛豫之前，在氧化钆(Gd₂O₃)上生长的氧化铒(Er₂O₃)处于张应力下。层的临界厚度取决于应力以及层生长工艺条件(例如温度，生长速率等)。

再次参照图4，示出了应变氧化物层的生长速率。提供了单晶硅衬底42。如上所述，单晶衬底不限于任何具体晶向而是可以包括(111)硅、(110)硅、(100)硅、其斜切料，或者本领域中已知并使用的任何其它取向或变化。在衬底42上外延生长第一稀土氧化物(REO I)层44以便于成为具有＞50 nm厚度的弛豫氧化物层。应该理解的是，层44可以是单层，或者可以是多层弛豫REO模板。

接着，在层44上外延生长第二稀土氧化物(REO II)层46。REO II层46是具有不同于REO I 44晶格常数的晶格常数的应变氧化物层。如上所述，具有不同晶格常数的稀土氧化物的典型实例是在氧化钆(Gd₂O₃)上生长的氧化铒(Er₂O₃)，其处于张应力下。REO II层46的厚度必须低于10nm以便于在其晶体结构中维持应力。如图5中所示通过由倒易空间中RHEED(反射高能电子衍射)最大值之间的距离指示的其晶格常数的改变来评估REO II层46中应力。采用箭头47表示最大值之间的距离。最大值之间距离越大对应于实空间中晶格常数越小。在图6的图中REO II层46的厚度与倒易间距之间的相互关系示出，利用未饱和曲线指示未弛豫层。

另外参照图7，利用N等离子体氮化或改性受应力的REO II层46。REO II层46的氮化改性在图7中示出为REON II、标注46’以指示改性。如上所述，因为REO II层46受应力，与弛豫REO层相比，氮化更容易。

可以在REON II层46’上直接外延生长III-N半导体材料的层48。REON II层46’的晶体结构足够接近III-N半导体材料如GaN的晶体结构，使得可以在可容忍的应力量下生长相对较厚层。另外参照图9，示出图8中所示结构的XRD扫描。X射线衍射2Θ-ω扫描是GaN(0002)峰值的FWHM结构的扫描：0.46度。

现在参照图10，示出了根据本发明对图8中所示结构修改的简化层图。在该修改中，在已氮化REON II层46’上外延生长稀土氮化物(REN)和稀土III氮化物(RE-III-N)层49，并且形成了后续用作用于III-N层48诸如GaN半导体材料的外延生长的衬底的成核-缓冲层。应该理解的是，如果希望的话，结合图1中所示和所述的由GaN结构的体外延层随后接续的低温GaN也可以包括在本发明结构、或者图8的结构中。

因此，公开了用于在硅衬底上生长单晶半导体III-N、以及任选地随后生长III-N材料和新且改进的结构的新且改进的方法。用于III-N材料的新且改进的方法具体地包括使用氮等离子体对REO缓冲层的表面进行氮终止。此外，已经发现，可以在受应力的稀土氧化物层中更容易地并快速地进行成核工艺。低温GaN层的后续外延生长帮助了体III-N半导体材料的后续生长。

对于为了说明目的而在本文中选择的实施方式的各种修改和改变对于本领域技术人员是易于发生的。在这些修改和改变并未脱离本发明主旨的方面来说，它们旨在包括在仅由权利要求书的公平解释估定的本发明的范围内。

通过以这种清晰和简明的术语完全描述本发明以便于本领域技术人员能够理解并实行本发明。