鳍式场效应晶体管的形成方法与流程

本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管的形成方法。

背景技术：

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的mos场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应晶体管是一种常见的多栅器件，如图1所示，为现有的鳍式场效应晶体管的结构示意图。所述鳍式场效应晶体管包括半导体衬底10；位于衬底10上的若干鳍部20；位于半导体衬底10表面的隔离层30，所述隔离层30的表面低于鳍部20的顶部表面，并且覆盖鳍部20的部分侧壁；位于隔离层30表面且横跨所述鳍部20的栅极结构，所述栅极结构包括栅介质层41和位于所述栅介质层41表面的栅极42。所述栅极结构两侧的鳍部20内还形成有源极和漏极。为了提高鳍式场效应晶体管的沟道区面积，所述鳍式场效应晶体管的栅极结构通常横跨多个鳍部20。

现有技术在形成所述鳍式场效应晶体管的过程中，通长会在栅极结构下方的沟道区域与源极、漏极区域之间进行口袋离子注入，所述口袋离子注入的掺杂离子类型与待形成的鳍式场效应晶体管的类型相反，可以提高形成的鳍式场效应晶体管的源极和漏极之间的穿通电压，从而抑制鳍式场效应晶体管的源漏穿通效应，提高鳍式场效应晶体管的性能。

但是，现有技术中，对鳍式场效应晶体管进行的口袋离子注入的效果较差，口袋注入的掺杂离子很难进入靠近源极区域、漏极区域中靠近沟道区域的部分，从而对鳍式场效应晶体管的性能改善有限，需要进一步改善所述口袋离子注入的工艺，以进一步提高鳍式场效应晶体管的性能。

技术实现要素：

本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，提高形成的鳍式场效应晶体管的性能。

为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有两个以上分立且平行排列的鳍部；在所述半导体衬底表面形成隔离层，所述隔离层表面低于鳍部的顶部表面且覆盖鳍部的部分侧壁；在所述隔离层表面形成横跨一个或多个鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部侧壁和顶部；对所述鳍部进行口袋离子注入，所述口袋离子注入方向垂直于鳍部的长度方向；在伪栅结构侧壁形成侧墙，然后对伪栅结构和侧墙两侧的鳍部进行轻掺杂离子注入。

可选的，所述口袋离子注入方向与半导体衬底的法线之间的夹角为0°～20°。

可选的，所述口袋离子注入分成两次，分别对鳍部的两侧进行。

可选的，所述口袋离子注入的离子类型与待形成的鳍式场效应晶体管的类型相反。

可选的，所述口袋离子注入在鳍部内形成口袋掺杂区，所述口袋掺杂区位于鳍部的沿宽度方向的中间位置。

可选的，还包括：在形成侧墙之后，对鳍部进行补充口袋离子注入。

可选的，所述补充口袋离子注入在轻掺杂离子注入之前进行。

可选的，所述补充口袋离子注入在轻掺杂离子注入之后进行。

可选的，所述补充口袋离子注入的方向在衬底表面的投影与鳍部的长度方向之间的夹角小于90°。

可选的，所述伪栅结构顶部具有硬掩膜层。

可选的，所述侧墙的形成方法包括：形成覆盖隔离层、鳍部、硬掩膜层的侧墙材料层。

可选的，还包括：刻蚀所述侧墙材料层，形成位于伪栅结构侧壁表面的 侧墙。

可选的，所述侧墙的材料为氧化硅或氮化硅。

可选的，还包括：刻蚀伪栅结构两侧的鳍部，形成凹槽，在所述凹槽内外延形成应力层，作为源极和漏极。

可选的，所述应力层的材料为sige、sic或sip。

可选的，采用原位掺杂工艺，在外延形成应力层的过程中，对所述应力层进行n型或p型离子掺杂。

可选的，所述口袋离子注入的离子能量为0kev～60kev，剂量为1e13atom/cm²～1e14atom/cm²。

可选的，还包括去除所述伪栅结构，形成横跨鳍部的栅极结构。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案，在形成横跨鳍部的伪栅结构之后，进行口袋离子注入，然后再形成侧墙。所述口袋离子注入的所述口袋离子注入的方向与伪栅结构平行，垂直与鳍部，从而可以避免鳍部长度方向上对注入离子的阻挡作用，改善离子注入的阴影效应。而且，由于伪栅结构侧壁没有形成侧墙结构，平行于伪栅结构进行口袋离子注入，可以使形成的口袋掺杂区与伪栅结构之间的距离很小，通过扩散即可以使的伪栅结构下方具有口袋掺杂区，与现有技术相比，可以减小所述口袋离子注入的剂量，从而降低形成的鳍式场效应晶体管的电阻。

进一步，可以通过调整所述口袋离子注入的离子能量，控制注入离子的深度，从而使得口袋掺杂区位于鳍部的沿宽度方向的中间位置，从而能起到最佳的防穿通效果。

进一步，在形成侧墙之后，还可以进行补充口袋离子注入。由于所述轻掺杂离子注入的离子类型与口袋掺杂区内的掺杂离子类型相反，在扩散作用下，会导致口袋掺杂区内的带电离子浓度下降，从而进行补充口袋离子注入可以弥补带电离子浓度的下降，加强所述口袋掺杂区的防源漏穿通效果。

附图说明

图1是本发明现有技术的鳍式场效应晶体管的结构示意图；

图2至图6是本发明的实施例的鳍式场效应晶体管的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有的对鳍式场效应晶体管进行的口袋离子注入进入源极区域、漏极区域中靠近沟道区域的离子剂量较小，对源漏极的穿通现象改善有限。

研究发现，由于现有技术通常会在半导体衬底上形成若干相邻的鳍部，并且，鳍式场效应晶体管的栅极结构通常也会同时横跨多个鳍部，以提高鳍式场效应晶体管的沟道区面积。由于现有半导体芯片的集成度都较高，所以，相邻鳍部之间的间距也较小。为了改善短沟道效应，通常会在栅极结构侧壁形成侧墙之后，再进行口袋离子注入。所述口袋离子注入需要将掺杂离子注入沟道区域与源漏极区域之间的鳍部内，所以，所述口袋离子注入的注入方向通常会与鳍部的高度方向以及鳍部的长度方向之间具有一定的夹角，以将掺杂离子注入鳍部靠近栅极结构的位置处。

由于所述鳍部为凸起的立体结构，需要分别对源极和漏极的两侧进行离子注入，现有在进行离子注入的过程中，在离子注入方向与鳍部的高度方向支架的夹角一定的情况下，一般使得离子注入方向在半导体衬底上的投影与鳍部长度方向之间的夹角为45°或90°，以便于对源极和漏极不同位置进行离子注入时，方便调整注入的角度。

当所述夹角为45°时，由于相邻鳍部之间的距离较小，在进行口袋离子注入的过程中，相邻的鳍部会对注入的离子束有一定的遮挡作用，从而对离子注入产生阴影效应，导致上述口袋离子注入到达沟道区域附近的数量减少，无法有效改善源漏穿通问题；而当所述夹角为90°时，由于侧墙的阻挡，又很难使的注入离子进入沟道区域内，不能有效改善源漏穿通效应。

本申请的实施例，在形成横跨鳍部的伪栅结构之后，进行口袋离子注入，所述口袋离子注入方向垂直于鳍部的长度方向，能够改善阴影效应。

本实施例中，所述口袋离子注入的方向与所述半导体衬底的法线之间的 夹角为0°～20°，在本发明的其他实施例中，也可以根据所述鳍部的高度和相邻鳍部之间的间距，调整所述口袋离子注入与半导体衬底法线之间的夹角。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图2，提供半导体衬底100，所述半导体衬底100表面形成有两个以上分立且平行排列的鳍部101；在所述半导体衬底100表面形成隔离层200，所述隔离层200表面低于鳍部101的顶部表面且覆盖鳍部101的部分侧壁；在所述隔离层200表面形成横跨一个或多个鳍部101的伪栅结构300，所述伪栅结构300覆盖所述鳍部101侧壁和顶部。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅晶圆。

可以通过对半导体衬底100进行刻蚀在所述半导体衬底100上形成鳍部101，也可以在所述半导体衬底100上形成外延层之后，刻蚀所述外延层形成所述鳍部101。

本实施例中，以在半导体衬底100上形成五个鳍部101作为示例，在本发明的其他实施例中，所述半导体衬底100上还可以形成有多个分立且平行排列的鳍部101。

所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料，所述隔离层200作为相邻鳍部101之间的隔离结构，以及后续形成的栅极结构与半导体衬底100之间的隔离结构。

所述隔离层200的形成方法包括：在所述半导体衬底100上沉积隔离材料，所述隔离材料覆盖鳍部101，并且填充满相邻所述鳍部101之间的凹槽；以所述鳍部101顶部作为研磨停止层，采用化学机械研磨工艺对所述隔离材料进行平坦化处理，形成与鳍部101顶部表面齐平的隔离材料层；然后，对所述隔离材料层进行回刻蚀，使所述隔离材料层的表面高度下降，形成表面 低于鳍部101顶部表面的隔离层200。

形成所述鳍部101之后，可以对所述鳍部101进行离子掺杂，例如阱掺杂，阈值调整掺杂等。

所述伪栅结构300包括：伪栅介质层(图中未示出)和位于所述伪栅介质层表面的伪栅极。所述伪栅介质层的材料为氧化硅，所述伪栅极的材料为多晶硅，后续采用后栅工艺，形成金属栅极结构以取代所述伪栅结构300。

所述伪栅结构还具有硬掩膜层，包括氮化硅层401和位于氮化硅层401表面的氧化硅层402。在形成所述伪栅结构300之前，可以对鳍部表面进行氧化处理，形成氧化层，作为伪栅介质层。

所述伪栅结构300的形成方法包括：在所述隔离层200表面形成伪栅介质材料层，所述伪栅介质材料层覆盖所述隔离层200和鳍部101，在所述伪栅介质材料层表面形成伪栅极材料层，然后在所述伪栅极材料层表面形成硬掩膜层，以所述硬掩膜层为掩膜，对所述伪栅极材料层和伪栅介质材料层进行图形化，形成横跨鳍部101的伪栅结构300。

请参考图3，对所述鳍部101进行口袋离子注入，所述口袋离子注入方向垂直于鳍部101的长度方向，且与所述半导体衬底100的法线之间的夹角为0°～20°。

所述伪栅结构300一侧的鳍部101为源极或漏极区域，所述口袋离子注入需要在晶体管的沟道区域与源极或漏极区域之间形成口袋掺杂区，且所述口袋离子注入的掺杂离子类型与待形成的鳍式场效应晶体管的类型相反，以提高晶体管的源漏极穿通电压。

所述口袋离子注入的方向与伪栅结构300平行，垂直与鳍部101，从而可以避免鳍部101长度方向上对注入离子的阻挡作用，而且，由于伪栅结构300侧壁没有形成侧墙结构，平行于伪栅结构300进行口袋离子注入，可以使形成的口袋掺杂区与伪栅结构300之间的距离很小，通过扩散即可以使的伪栅结构下方具有口袋掺杂区，与现有技术相比，可以减小所述口袋离子注入的剂量，从而降低形成的鳍式场效应晶体管的电阻。

所述口袋离子注入的离子能量为0kev～60kev，剂量为1e13 atom/cm²～1e14atom/cm²。

本实施例中，所述口袋离子注入分成两次进行，分别对鳍部101的两侧进行注入，这样可以减少单次注入的离子剂量，从而减少对鳍部101的单侧表面受到的注入损伤。

在本发明的其他实施例中，也可以仅在鳍部101的一侧进行上述口袋离子注入。

请参考图4，为形成口袋掺杂区102之后，沿垂直鳍部101方向的剖面示意图。

本实施例中，通过调整所述口袋离子注入的离子能量，控制注入离子的深度，从而使得口袋掺杂区102位于鳍部101的沿宽度方向的中间位置，从而能起到最佳的防穿通效果。

在本发明的其他实施例中，所述口袋掺杂区102也可以是在其他位置。

请参考图5，在所述伪栅结构300(请参考图4)侧壁形成侧墙500，然后对伪栅结构和侧墙200两侧的鳍部101进行轻掺杂离子注入。

本实施例中，所述侧墙500的形成方法包括：形成覆盖隔离层200、鳍部101、硬掩膜401、402的侧墙材料层。位于伪栅结构300侧壁表面的部分侧墙材料层作为侧墙500，本实施例中，保留了其他位置的侧墙材料层。

在本发明的其他实施例中，还可以对所述侧墙材料层进行刻蚀，仅保留位于伪栅结构300侧壁上的侧墙材料层，作为侧墙500。

所述侧墙500的材料可以为氧化硅或氮化硅，本实施例中，所述侧墙500的材料为氮化硅。可以采用化学气相沉积工艺形成所述侧墙材料层。

形成所述侧墙500之后，对所述伪栅结构500及其侧壁上的侧墙500两侧的鳍部进行轻掺杂离子注入，所述轻掺杂离子注入的离子类型与待形成的鳍式场效应晶体管的类型一致，用于改善晶体管的短沟道效应。

通过调整所述侧墙500的厚度，可以限定形成的轻掺杂注入区与伪栅结构500下方的沟道区域之间的距离。

请参考图6为进行所述轻掺杂离子注入，形成轻掺杂区103之后的沿鳍 部长度方向的剖面示意图。

所述口袋掺杂区101位于轻掺杂区103与沟道区域之间能够防止源漏穿通问题。

在本发明的其他实施例中，在形成所述侧墙500之后，还可以根据实际情况，对鳍部101进行补充口袋离子注入。所述补充口袋离子注入在轻掺杂离子注入之前进行，也可以在轻掺杂离子注入之后进行。

由于所述轻掺杂离子注入的离子类型与口袋掺杂区102内的掺杂离子类型相反，在扩散作用下，会导致口袋掺杂区102内的带电离子浓度下降，从而进行补充口袋离子注入可以弥补带电离子浓度的下降，加强所述口袋掺杂区的防源漏穿通效果。

所述补充口袋离子注入的方向在衬底表面的投影与鳍部的长度方向之间的夹角小于90°，以确保所述补充口袋离子注入的离子能够进入轻掺杂区103与伪栅结构300下方的沟道区域之间。

本实施例中，所述鳍式场效应晶体管的形成方法还包括：刻蚀伪栅结构300两侧的鳍部101，形成凹槽，在所述凹槽101内外延形成应力层，作为源极和漏极。

所述应力层的材料可以为sige、sic或sip等，若所述待形成的鳍式场效应晶体管为p型场效应晶体管，则所述应力层的材料可以为sige，若所述待形成的鳍式场效应晶体管为n型鳍式场效应晶体管，则所述应力层的材料为sip。

在外延形成应力层的过程中，可以采用原位掺杂工艺，对所述应力层进形n型或p型离子掺杂，或对形成的应力层进行中掺杂离子注入，使所述应力层为n型或p型掺杂。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。