包括应力诱导层的集成电路（IC）器件的制作方法

本申请要求2015年5月28日在韩国专利局提交的韩国专利申请第10-2015-0075372号的优先权，该申请的公开内容通过引用整体合并于此。

技术领域

本发明概念涉及集成电路(IC)器件，并且更具体地，涉及包括鳍式场效应晶体管的IC器件。

背景技术：

随着电子技术的发展，集成电路器件被快速地缩减规模。最近，由于集成电路器件需要快速地和精确地进行操作，已经进行各种研究来优化集成电路器件中的晶体管的结构。

技术实现要素：

本发明概念提供了一种能够独立地提高不同导电类型的沟道区域中的载流子迁移率的集成电路(IC)器件。

一种集成电路器件可以包括在垂直方向上从衬底突出的第一鳍形沟道区域和第二鳍形沟道区域。第一鳍形沟道区域和第二鳍形沟道区域可以在其间限定凹陷。器件还可以包括在凹陷的深度方向上在凹陷下部部分中的隔离层。该隔离层可以包括沿着第一鳍形沟道区域的侧部延伸的第一应力衬里(liner)、沿着第二鳍形沟道区域的侧部延伸的第二应力衬里以及在第一应力衬里与第一鳍形沟道区域的侧部之间并且在第二应力衬里与第二鳍形沟道区域的侧部之间的绝缘衬里。器件可以进一步包括沿着被隔离层暴露的第一鳍形沟道区域和第二鳍形沟道区域的上部部分的表面延伸的栅极绝缘层以及在栅极绝缘层上的栅极电极层。

根据各种实施例，第一应力衬里和第二应力衬里可以连接在凹陷中，并且可以包括一体(unitary)的结构。

根据各种实施例，第一应力衬里和第二应力衬里中的每个可以包括第一材料，而绝缘衬里可以包括与第一材料不同的第二材料。

在各种实施例中，隔离层可以包括在第一应力衬里和第二应力衬里上的绝缘层，并且绝缘层可以包括与第一材料不同的第三材料。

根据各种实施例，被隔离层暴露的第一鳍形沟道区域和第二鳍形沟道区域的上部部分可以各自包括侧壁，该侧壁具有坡度的改变。

在各种实施例中，栅极绝缘层可以接触第一应力衬里和第二应力衬里的最上表面。

根据各种实施例，器件可以进一步包括在第一鳍形沟道区域和第二鳍形沟道区域与栅极绝缘层之间的界面层。

在各种实施例中，第一鳍形沟道区域的侧部可以包括与第一鳍形沟道区域的第二侧相对的第一鳍形沟道区域的第一侧。隔离层可以包括在第一鳍形沟道区域的第一侧上的第一隔离层，并且第一隔离层可以包括沿着第一鳍形沟道区域的第一侧延伸的第三应力衬里以及在第三应力衬里与第一鳍形沟道区域的第一侧之间的第一绝缘衬里。器件可以进一步包括在第一鳍形沟道区域的第二侧上的第二隔离层，并且第二隔离层可以包括沿着第一鳍形沟道区域的第二侧延伸的第四应力衬里以及在第四应力衬里与第一鳍形沟道区域的第二侧之间的第二绝缘衬里。第一鳍形沟道区域的最上部分与第一隔离层的最下部分之间的第一垂直距离可以小于第一鳍形沟道区域的最上部分与第二隔离层的最下部分之间的第二垂直距离。

根据各种实施例，第一鳍形沟道区域的侧部可以包括与第一鳍形沟道区域的第二侧相对的第一鳍形沟道区域的第一侧。隔离层可以包括在第一鳍形沟道区域的第一侧上的第一隔离层，并且第一隔离层可以包括沿着第一鳍形沟道区域的第一侧延伸的第三应力衬里以及在第三应力衬里与第一鳍形沟道区域的第一侧之间的第一绝缘衬里。器件可以进一步包括在第一鳍形沟道区域的第二侧上的第二隔离层。第二隔离层可以包括沿着第一鳍形沟道区域的第二侧延伸的第四应力衬里以及在第四应力衬里与第一鳍形沟道区域的第二侧之间的第二绝缘衬里。器件还可以包括连接到第二隔离层的侧部的器件隔离层。第二隔离层可以在第一鳍形沟道区域与器件隔离层之间，并且第一鳍形沟道区域的最上部分与第一隔离层的最下部分之间的第一垂直距离可以小于第一鳍形沟道区域的最上部分与器件隔离层的最 下部分之间的第二垂直距离。

一种集成电路器件可以包括在垂直方向上从衬底突出的第一鳍形沟道区域和第二鳍形沟道区域。第一鳍形沟道区域和第二鳍形沟道区域可以在其间限定凹陷。器件还可以包括在凹陷的深度方向上在凹陷的下部部分中的隔离层。该隔离层可以包括在凹陷的下部部分的表面上共形地(conformally)延伸的绝缘衬里、在绝缘衬里上的绝缘层以及在绝缘衬里与绝缘层之间的应力衬里。应力衬里可以包括与绝缘衬里和绝缘层不同的材料。器件可以进一步包括沿着被隔离层暴露的第一鳍形沟道区域和第二鳍形沟道区域的上部部分的表面延伸的栅极绝缘层以及在栅极绝缘层上的栅极电极层。

根据各种实施例，被隔离层暴露的第一鳍形沟道区域和第二鳍形沟道区域的上部部分可以各自包括侧壁，该侧壁具有坡度的改变。

在各种实施例中，栅极绝缘层可以接触绝缘衬里、应力衬里和绝缘层的最上表面。

在各种实施例中，凹陷的最下部部分可以具有圆形形状。

根据各种实施例，隔离层可以包括在第一鳍形沟道区域的第一侧上的第一隔离层，第一鳍形沟道区域的第一侧与第一鳍形沟道区域的第二侧相对。第一隔离层可以包括在凹陷的下部部分的表面上共形地延伸的第一绝缘衬里、在第一绝缘衬里上的第一绝缘层以及在第一绝缘衬里与第一绝缘层之间的第一应力衬里。第一应力衬里可以包括与第一绝缘衬里和第一绝缘层不同的第一材料。器件可以进一步包括在第一鳍形沟道区域的第二侧上的第二隔离层。第二隔离层可以包括在第一鳍形沟道区域的第二侧上共形地延伸的第二绝缘衬里、在第二绝缘衬里上的第二绝缘层以及在第二绝缘衬里与第二绝缘层之间的第二应力衬里。第二应力衬里可以包括与第二绝缘衬里和第二绝缘层不同的第一材料。第一鳍形沟道区域的最上部分与第一隔离层的最下部分之间的第一垂直距离可以小于第一鳍形沟道区域的最上部分与第二隔离层的最下部分之间的第二垂直距离。

在各种实施例中，隔离层可以包括在第一鳍形沟道区域的第一侧上的第一隔离层，第一鳍形沟道区域的第一侧与第一鳍形沟道区域的第二侧相对。第一隔离层可以包括在凹陷的下部部分的表面上共形地延伸的第一绝缘衬里、在第一绝缘衬里上的第一绝缘层以及在第一绝缘衬里与第一绝缘 层之间的第一应力衬里。第一应力衬里可以包括与第一绝缘衬里和第一绝缘层不同的第一材料。器件可以进一步包括在第一鳍形沟道区域的第二侧上的第二隔离层，第二隔离层可以包括在第一鳍形沟道区域的第二侧上共形地延伸的第二绝缘衬里、在第二绝缘衬里上的第二绝缘层以及在第二绝缘衬里与第二绝缘层之间的第二应力衬里。第二应力衬里可以包括与第二绝缘衬里和第二绝缘层不同的第一材料。器件还可以包括连接到第二隔离层的侧部上的器件隔离层。第二隔离层可以在第一鳍形沟道区域与器件隔离层之间，并且第一鳍形沟道区域的最上部分与第一隔离层的最下部分之间的第一垂直距离可以小于第一鳍形沟道区域的最上部分与器件隔离层的最下部分之间的第二垂直距离。

根据各种实施例，凹陷的下部表面可以是圆形的，并且器件隔离层的下部表面可以是基本上平坦的。

一种集成电路器件可以包括在垂直方向上从衬底突出的鳍形沟道区域、沿着鳍形沟道区域的上部部分的表面延伸的栅极绝缘层、在栅极绝缘层上的栅极电极层以及在鳍形沟道区域的下部部分的侧部上的隔离结构。隔离结构可以包括器件隔离层以及在鳍形沟道区域与器件隔离层之间的隔离层。隔离层可以包括沿着鳍形沟道区域的下部部分的侧部延伸的应力衬里以及在应力衬里与鳍形沟道区域的下部部分的侧部之间的绝缘衬里。鳍形沟道区域的最上部分与应力衬里的最下部分之间的第一垂直距离可以小于鳍形沟道区域的最上部分与器件隔离层的最下部分之间的第二垂直距离。

在各种实施例中，鳍形沟道区域的上部部分可以包括侧壁，该侧壁具有坡度的改变。

根据各种实施例，应力衬里可以包括第一材料，而绝缘衬里可以包括与第一材料不同的第二材料。

根据各种实施例，器件隔离层可以没有应力衬里。

附图说明

根据结合附图给出的下面的详细描述，将更清楚地理解本发明概念的示例性实施例，在附图中：

图1A是示出根据本发明概念的一些实施例的集成电路(IC)器件的 主要部件的平面图；

图1B是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图1C是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图2是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图3是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图4A是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图，图4B是图4A中所示的多个第一鳍形有源区域的放大横截面图，以及图4C是图4A中所示的多个第二鳍形有源区域的放大横截面图；

图4D是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图5是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图6是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图7是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图8A是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图8B是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图9是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图10是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的横截面图；

图11A是根据本发明概念的一些实施例的IC器件的主要部件的平面图，图11B是沿着图11A的线B-B’截取的横截面图，图11C是沿着图11A 的线C-C’截取的横截面图，图11D是沿着图11A的线D-D’截取的横截面图，以及图11E是沿着图11A的线E-E’截取的横截面图；

图12A和12B分别是根据本发明的一些实施例的沿着图11A的线D-D’和E-E’截取的横截面图；

图13A和13B分别是根据本发明概念的一些实施例的沿着图11A的线D-D’和E-E’截取的横截面图；

图14是根据本发明概念的一些实施例的IC器件的平面图；

图15A和15B分别是根据本发明概念的一些实施例的沿着图14的线A-A’和B-B’截取的横截面图；

图16A和16B分别是根据本发明的一些实施例的沿着图14的线A-A’和B-B’截取的横截面图；

图17A是示出根据本发明概念的一些实施例的IC器件的主要部件的平面图，图17B是沿着图17A的线B-B’截取的横截面图，以及图17C是沿着图17A的线C-C’截取的横截面图；

图18A至图18J是示出根据本发明概念的一些实施例的制造IC器件的方法的横截面图；

图19A至图19C是示出根据本发明概念的一些实施例的制造IC器件的方法的横截面图；

图20是根据本发明概念的一些实施例的电子装置的框图；

图21是根据本发明概念的一些实施例的存储器模块的平面图；

图22是根据本发明概念的一些实施例的显示驱动器IC(DDI)和包括该DDI的显示装置的示意性框图；

图23是根据本发明概念的一些实施例的COMS逆变器的电路图；

图24是根据本发明概念的一些实施例的CMOS SRAM的电路图；

图25是根据本发明概念的一些实施例的CMOS NAND的电路图；

图26是根据本发明概念的一些实施例的电子系统的框图；以及

图27是根据本发明概念的一些实施例的电子系统的框图。

具体实施方式

诸如“…中的至少一个”的表述当在元件列表之后时，修饰整个元件列表并且不修饰列表中的单个元件。当在本文中使用时，术语“和/或”包括相 关联地列出的项中的一个或更多个的任何和所有组合。

在下文中，将参考在其中示出本发明概念的示例性实施例的附图来更加完整地描述本发明概念。在附图中相同的附图标记始终指示相同的元件，并且因此它们的描述将被省略。

然而，本发明概念可以以很多不同形式来实施，并且不应被解释为限于本文中所陈述的实施例；而是，提供这些实施例使得本公开将是完整的和全面的，并且将本发明概念完全传递给本领域普通技术人员。

将理解的是虽然术语第一、第二、第三等在本文中可以用于描述各种元件、区域、层、部分和/部件，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分相区分。从而，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离本发明概念的教导。例如，下面讨论的第一部件可以被称为第二部件，并且类似地，第二部件可以称为第一部件，而不背离本公开的教导。

除非另有限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本发明概念所属领域的普通技术人员通常理解的相同含义。将进一步理解的是，诸如在通用字典中限定的术语的术语应该被解释为具有与相关技术的上下文中它们的含义一致，并且不将以理想化的或过分正式含义来解释，除非在本文中明确地如此限定。

在本文中描述的所有方法的操作可以以任何适当的顺序执行，除非在本文中另有所指或者除非与上下文另外地明显矛盾。本发明概念不限于所描述的操作的顺序。例如，两个连续描述的过程可以基本上同时被执行或者以与所描述的顺序相反的顺序被执行。

在本文中，参考作为理想化的实施例的示意性图示和示例性实施例的中间结构的横截面图或平面图来描述本发明概念的示例性实施例。如此，将预期与图示的形状的变化，该变化例如由于制造技术和/或公差所致。从而，本发明概念的实施例不应被解释为限于在本文中所示的区域的特定形状，而是包括例如由制造所致的形状上的偏离。在本说明书中使用的术语“衬底”可以指衬底本身，或者包括衬底和形成在衬底的表面上的层或膜的层叠结构。在本说明书中使用的术语“衬底的表面”可以指衬底的暴露表面 或者形成在衬底上的层或膜的外表面。

图1A是示出根据本发明概念的一些实施例的集成电路(IC)器件100的主要部件的平面图。

图1B是沿着图1A的线X1-X1’和X2-X2’截取的横截面图。

参考图1A和图1B，IC器件100包括具有第一区域I和第二区域II的衬底110。

衬底110可以包括诸如Si和/或Ge的半导体材料，或者诸如SiGe、SiC、GaAs、InAs或InP的化合物半导体。根据一些实施例，衬底110可以由包含III族和V族元素的材料以及包含IV族元素的材料中的至少一个形成。包含III族和V族元素的材料可以是包括至少一个III族元素和至少一个V族元素的二元、三元或四元化合物。包含III族和V族元素的材料可以是包括作为III族元素的In、Ga和Al中的至少一个和作为V族元素的As、P和Sb中的至少一个的化合物。例如，包含III族和V族元素的材料可以从InP、In_zGa_1-zAs(0≤z≤1)以及Al_zGa_1-zAs(0≤z≤1)中选出。例如，二元化合物可以是InP、GaAs、InAs、InSb和GaSb中的一个。三元化合物可以是InGaP、InGaAs、AlInAs、InGaSB、GaAsSb和GaAsP中的一个。包含IV族元素的材料可以是Si或Ge。然而，由根据本发明概念的IC器件可使用的包含III族和V族元素的材料以及包含IV族元素的材料不限于前述材料。包含III族和V族元素的材料以及诸如Ge的包含V族元素的材料各自可以用作低功率和高速晶体管的沟道材料。高性能CMOS可以利用由具有高于Si衬底的电子迁移率的、包含III族和V族元素的材料——例如GaAs——形成的半导体衬底以及由具有高于Si衬底的空穴迁移率的、半导体材料——例如Ge——形成的半导体衬底来形成。根据一些实施例，当NMOS晶体管形成在衬底110上时，衬底110可以由上面示例性的包含III族和V族元素的材料中的一个形成。根据一些实施例，当PMOS晶体管形成在衬底110上时，衬底110可以由Ge形成。在一些实施例中，衬底110可以具有绝缘体上硅(SOI)结构。衬底110可以包括导电区域，例如，杂质掺杂的阱或者杂质掺杂的结构。

衬底110的第一区域I和第二区域II指示衬底110的不同区域，并且由此衬底110的第一区域I和第二区域II可以是需要不同阈值电压的区域。例如，第一区域I可以是NMOS区域，而第二区域II可以是PMOS区 域。

多个第一鳍形有源区域F1可以在衬底110的第一区域I中、在与衬底110的主表面垂直的第三方向(Z方向)上突出。多个第一鳍形有源区域F1中的每个可以具有第一导电沟道区域CH1。多个第一鳍形有源区域F1中的每个的在第一导电沟道区域CH1之下的两个下部侧壁可以覆盖有多个第一隔离层120，如图1B所示。多个第一鳍形有源区域F1中的每个可以具有被多个第一隔离层120暴露的第一上部部分U1。在一些实施例中，第一上部部分U1的侧壁可以具有坡度的变化，如图1B所示。第一上部部分U1的侧壁可以具有邻近第一上部部分U1的顶部处的第一坡度，该第一坡度比邻近多个第一隔离层120处的第二坡度更陡。

多个第二鳍形有源区域F2可以在衬底110的第二区域II中、在与衬底110的主表面垂直的第三方向(Z方向)上突出。多个第二鳍形有源区域F2中的每个可以具有第二导电沟道区域CH2。多个第二鳍形有源区域F2中的每个的在第二导电沟道区域CH2之下的两个下部侧壁可以覆盖有多个第二隔离层130。多个第二鳍形有源区域F2中的每个可以具有被多个第二隔离层130暴露的第二上部部分U2。在一些实施例中，第二上部部分U2的侧壁具有坡度的变化，如图1B所示。第二上部部分U2的侧壁可以具有邻近第二上部部分U2的顶部处的第三坡度，该第三坡度比邻近多个第二隔离层130处的第四坡度更陡。

虽然在图1A和图1B中四个第一鳍形有源区域F1形成在第一区域I中并且四个第二鳍形有源区域F2形成在第二区域II中，但是本发明概念不限于此。例如，一个鳍形有源区域、两个鳍形有源区域、三个鳍形有源区域或者五个或更多个鳍形有源区域可以形成在第一区域I和第二区域II中的每个中。虽然图1B示出：多个第一鳍形有源区域F1和第二鳍形有源区域F2中的每个的相对侧壁的轮廓基本上相对于在与衬底110的主表面垂直的第三方向(Z方向)上延伸的相对侧壁的中心线对称。然而，本发明概念不限于此，并且IC器件100可以包括各自具有任意各种其他形状的多个第一鳍形有源区域F1和多个第二鳍形有源区域F2。

在一些实施例中，第一隔离层120和第二隔离层130可以具有不同层叠结构。

第一隔离层120可以形成为填充限定第一鳍形有源区域F1的第一沟槽 T1的至少一部分。第一沟槽T1可以各自具有下述最下部分：该最下部分具有圆形形状。在一些实施例中，第一隔离层120中的每个可以在第一沟槽T1的深度方向上形成在第一沟槽T1中的一个的下部部分中，如图1B所示。第一沟槽T1中的每个可以是由两个相邻的第一鳍形有源区域F1限定的凹陷。第一隔离层120中的每个可以包括依次层叠在第一沟槽T1中的每个的内壁上的第一绝缘衬里122、第一应力衬里124和第一间隙填充绝缘层126。第一绝缘衬里122可以接触第一鳍形有源区域F1的侧壁。在一些实施例中，第一绝缘衬里122可以在第一沟槽T1的内壁上具有基本恒定的厚度，并且可以在第一沟槽T1的内壁上共形地延伸，如图1B所示。第一应力衬里124可以沿着——在一些实施例中可以共形地沿着——第一鳍形有源区域F1的侧壁延伸。第一绝缘衬里122可以夹置(interpose)在第一应力衬里124与第一鳍形有源区域F1的侧壁之间。第一沟槽T1中的一个中的第一应力衬里124可以具有一体结构。第一间隙填充绝缘层126可以形成在第一应力衬里124上，并且填充第一沟槽T1的下部部分。

第一绝缘衬里122可以由第一氧化物层形成。例如，第一绝缘衬里122可以由天然氧化物层形成。根据一些实施例，在第一绝缘衬里122中的第一氧化物层可以通过氧化(例如，热氧化)第一鳍形有源区域F1的表面来获得。根据一些实施例，第一绝缘衬里122可以具有大约到大约 的厚度。

第一应力衬里124可以由向第一导电沟道区域CH1施加第一应力的材料形成。第一应力衬里124可以通过向第一导电通道区域CH1施加第一应力来提高第一鳍形有源区域F1的第一导电通道区域CH1内的载流子迁移率。根据一些实施例，当第一导电沟道区域CH1是N型沟道区域时，第一应力衬里124可以由向第一导电沟道区域CH1施加拉应力的材料形成。例如，第一应力衬里124可以由氮化硅(SiN)、氮氧化硅(SiON)、硼氮化硅(SiBN)、碳化硅(SiC)、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、碳氧化硅(SiOC)、二氧化硅(SiO₂)、多晶硅或者它们的组合形成。根据一些实施例，第一应力衬里124可以具有大约到大约的厚度。

第一间隙填充绝缘层126可以由第二氧化物层形成。第一氧化物层和第二氧化物层可以是利用不同方法获得的氧化物层。根据一些实施例，第一间隙填充绝缘层126中的第二氧化物层可以由通过沉积和/或涂覆形成的 层来形成。根据一些实施例，第一间隙填充绝缘层126可以由通过可流动化学气相沉积(FCVD)和/或旋涂形成的氧化物层来形成。例如，第一间隙填充绝缘层126可以由硅酸玻璃(FSG)、未掺杂硅酸玻璃(USG)、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、可流动氧化物(FOX)、等离子体增强的正硅酸乙酯(PE-TEOS)和/或东燃硅氧烷(tonen silazene，TOSZ)形成，但是不限于此。

多个第二隔离层130可以形成为填充限定第二鳍形有源区域F2的第二沟槽T2的至少一部分。第二沟槽T2可以各自具有下述最下部分：该最下部分具有圆形形状。在一些实施例中，第二隔离层130中的每个可以在第二沟槽T2的深度方向上形成在第二沟槽T2中的一个的下部部分中，如图1B所示。第二沟槽T2中的每个可以是由两个相邻第二鳍形有源区域F2限定的凹陷。多个第二隔离层130中的每个可以包括依次层叠在第二沟槽T2中的每个的内壁上的第二绝缘衬里132、第二应力衬里134和第二间隙填充绝缘层136。

第二绝缘衬里132可以接触第二鳍形有源区域F2的侧壁。在一些实施例中，第二绝缘衬里132可以在第二沟槽T2的内壁上具有基本恒定的厚度，并且可以在第二沟槽T2的内壁上共形地延伸，如图1B所示。第二应力衬里134可以通过在第二应力衬里134与第二鳍形有源区域F2的侧壁之间夹置第二绝缘衬里132来覆盖第二鳍形有源区域F2的侧壁。在一些实施例中，第二应力衬里134可以在第二绝缘衬里132上具有基本恒定的厚度，并且可以在第二绝缘衬里132上共形地延伸，如图1B所示。第二沟槽T2中的一个中的第二应力衬里134可以具有一体结构。第二间隙填充绝缘层136可以通过在第二间隙填充绝缘层136与第二鳍形有源区域F2的侧壁之间夹置第二绝缘衬里132和第二应力衬里134来覆盖第二鳍形有源区域F2的侧壁。

第二绝缘衬里132可以由第三氧化物层形成。例如，第二绝缘衬里132可以由天然氧化物层形成。第二绝缘衬里132可以通过氧化(例如，热氧化)第二鳍形有源区域F2的表面来获得。例如，第二绝缘衬里132可以由通过热氧化形成的氧化物层来形成。根据一些实施例，在第二绝缘衬里132中的第三氧化物层可以由利用与用于形成第一绝缘衬里122中的第一氧化物层的方法相同的方法形成的层来形成。根据一些实施例，第二绝 缘衬里132可以具有大约到大约的厚度。

第二应力衬里134可以由向第二导电沟道区域CH2施加与第一应力不同的第二应力的材料形成。第二应力衬里134可以通过向第二导电沟道区域CH2施加第二应力来提高第二鳍形有源区域F2的第二导电沟道区域CH2内的载流子迁移率。根据一些实施例，当第二导电沟道区域CH2是P型沟道区域时，第二应力衬里134可以由向第二导电沟道区域CH2施加压应力的材料形成。例如，第二应力衬里134可以由SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅或其组合形成。根据一些实施例，第二应力衬里134可以由与用来形成第一应力衬里124的材料相同的材料形成，但是第一应力衬里124和第二应力衬里134可以向相邻的导电沟道区域施加不同的应力。第一应力衬里124和第二应力衬里134可以具有相同的厚度或不同的厚度。第一应力衬里124和第二应力衬里134可以分别由经由不同方法形成的层来形成。根据一些实施例，第二应力衬里134可以具有大约到大约的厚度。

第二间隙填充绝缘层136可以由第四氧化物层形成。第二间隙填充绝缘层136可以由通过沉积或涂覆形成的层来形成。根据一些实施例，第二间隙填充绝缘层136可以由通过FCVD或旋涂形成的氧化物层来形成。例如，第二间隙填充绝缘层136可以由FSG、USG、BPSG、PSG、FOX、PE-TEOS和/或TOSZ形成。根据一些实施例，在第二间隙填充绝缘层136中的第四氧化物层可以由与用来形成第一间隙填充绝缘层126中的第二氧化物层的层相同的层来形成。

在衬底110的第一区域I中，覆盖多个第一鳍形有源区域F1中的每个的两个侧壁和上部表面的第一栅极绝缘层142和第一栅极152可以形成在多个第一鳍形有源区域F1和第一隔离层120上。第一栅极绝缘层142和第一栅极152可以在第二方向(Y方向)上延伸，该第二方向与多个第一鳍形有源区域F1中的每个沿着其延伸的第一方向(X方向)相交。第一栅极152可以与多个第一鳍形有源区域F1电耦合。

在衬底110的第一区域I和第二区域II中，可以分别形成第一深沟槽DT1和第二深沟槽DT2，该第一深沟槽DT1和第二深沟槽DT2分别比第一沟槽T1和第二沟槽T2更深。根据一些实施例，第一深沟槽DT1和第二深沟槽DT2可以分别形成在第一区域I和第二区域II的相应边缘中，或者 可以形成在第一区域I和第二区域II之间。

第一器件间隔离绝缘层112可以形成在第一深沟槽DT1中。在一些实施例中，第一深沟槽DT1可以填充有第一器件间隔离绝缘层112。第二器件间隔离绝缘层114可以形成在第二深沟槽DT2中。在一些实施例中，第二深沟槽DT2可以填充有第二器件间隔离绝缘层114。在一些实施例中，第一器件间隔离绝缘层112和/或第二器件间隔离绝缘层114可以具有基本上平坦的下部表面。

第一器件间隔离绝缘层112可以延伸到衬底110中到达比多个第一隔离层120更深的水平，以便限定第一区域I。第一器件间隔离绝缘层112可以接触多个第一隔离层120的一些部分。

第二器件间隔离绝缘层114可以延伸到衬底110中到达比多个第二隔离层130更深的水平，以便限定第二区域II。第二器件间隔离绝缘层114可以接触多个第二隔离层130的一些部分。在一些实施例中，第一器件间隔离绝缘层112可以将具有第一导电类型的阱区域的第一区域I和具有与第一导电类型不同的第二导电类型的阱区域的相邻区域相分离。在一些实施例中，由第一器件间隔离绝缘层112限定的第一区域I可以包括单个阱。此外，在一些实施例中，第二器件间隔离绝缘层114可以将具有第二导电类型的阱区域的第二区域II与具有第一导电类型的阱区域的相邻区域相分离。在一些实施例中，由第二器件间隔离绝缘层114限定的第二区域II可以包括单个阱。

如图1B所示，在第一区域I中，第一应力衬里124可以直接接触第一器件间隔离绝缘层112。第一器件间隔离绝缘层112可以连接到第一应力衬里124的侧部。在第二区域II中，第二应力衬里134可以直接接触第二器件间隔离绝缘层114。第二器件间隔离绝缘层114可以连接到第二应力衬里134的侧部。

第一器件间隔离绝缘层112和第二器件间隔离绝缘层114可以各自由第五氧化物层形成。根据一些实施例，第五氧化物层可以通过涂覆或沉积形成。第五氧化物层可以由与用来形成分别被包括在第一隔离层120和第二隔离层130中的第一间隙填充绝缘层126和第二间隙填充绝缘层136的材料不同的材料形成。例如，第一间隙填充绝缘层126和第二间隙填充绝缘层136中的第二氧化物层和第四氧化物层可以各自通过FSG形成，而在 第一器件间隔离绝缘层112和第二器件间隔离绝缘层114中的第五氧化物层可以通过USG形成。

在衬底110的第二区域II中，覆盖多个第二鳍形有源区域F2中的每个的两个侧壁和上部表面的第二栅极绝缘层144和第二栅极154可以形成在多个第二鳍形有源区域F2和多个第二隔离层130上。第二栅极绝缘层144和第二栅极154可以在第二方向(Y方向)上延伸，该第二方向与多个第二鳍形有源区域F2中的每个沿着其延伸的第一方向(X方向)相交。第二栅极154可以与多个第二鳍形有源区域F2电耦合。

第一栅极绝缘层142和第二栅极绝缘层144可以形成为分别覆盖第一栅极152和第二栅极154的相应的下部表面和相应的两个侧壁。在一些实施例中，第一栅极绝缘层142可以接触第一绝缘衬里122、第一应力衬里124和第一间隙填充绝缘层126的最上表面，如图1B所示。在一些实施例中，第二栅极绝缘层144可以是第二绝缘衬里132、第二应力衬里134和第二间隙填充绝缘层136的最上表面，如图1B所示。

第一栅极绝缘层142和第二栅极绝缘层144可以各自由氧化硅层、高介电常数层或其组合形成。高介电常数层可以由具有比氧化硅层更高的介电常数的材料形成。例如，第一栅极绝缘层142和第二栅极绝缘层144中的每个可以具有大约10到大约25的介电常数。高介电常数层可以由氧化铪、氮氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、铌锌酸铅或者其组合来形成，但是用于形成高介电常数层的材料不限于此。第一栅极绝缘层142和第二栅极绝缘层144可以通过原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来形成。根据一些实施例，第一栅极绝缘层142和第二栅极绝缘层144可以包括相同的材料或可以具有相同的结构。在一些实施例中，第一栅极绝缘层142和第二栅极绝缘层144可以具有不同的结构并且可以具有不同的材料。

第一栅极152和第二栅极154中的每个可以包括功函数调节含金属层，以及填充该功函数调节含金属层的上部部分中形成的空间的间隙填充含金属层。根据一些实施例，第一栅极152和第二栅极154中的每个可以具有其中依次层叠金属氮化物层、金属层、导电封盖层和间隙填充金属层的结构。金属氮化物层和金属层可以各自包括从Ti、W、Ru、Nb、Mo、 Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd中选出的至少一个金属。金属氮化物层和金属层可以各自通过ALD、金属有机ALD(MOALD)或金属有机CVD(MOCVD)来形成。导电封盖层可以作用为保护层，其可能地防止金属层的表面被氧化。导电封盖层也可以作用为浸润层，以用于在金属层上形成另一导电层时促进沉积。导电封盖层可以由金属氮化物形成，例如，TiN、TaN或其组合，但是不限于此。间隙填充金属层可以在导电封盖层上延伸。间隙填充金属层例如可以由W层形成。间隙填充金属层可以通过ALD、CVD或PVD形成。间隙填充金属层可以无空隙地填充由导电封盖层的上表面的台阶部分形成的凹陷。根据一些实施例，第一栅极152和第二栅极154可以具有不同的组成。

在衬底110的第一区域I中，第一源极/漏极区域162分别形成在第一栅极152的两侧上、在第一鳍形有源区域F1内。在衬底110的第二区域II内，第二源极/漏区极域164分别形成在第二栅极154的两侧上、在第二鳍形有源区域F2内。

虽然在图1A和图1B中未示出，但是第一源极/漏极区域162和第二源极/漏极区域164可以分别包括从第一鳍形有源区域F1和第二鳍形有源区域F2外延生长的半导体层。第一源极/漏极区域162和第二源极/漏极区域164中的每个由嵌入的SiGe结构形成，该嵌入的SiGe结构包括多个外延生长的SiGe层、外延生长的Si层和/或外延生长的SiC层。第一源极/漏极区域162和第二源极/漏极区域164可以具有不同的组成。

图1C是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件100A的横截面图。图1C中的与图1A和图1B中的那些相同的附图符号和标记指示相同的元件，并且由此在此将省略它们的描述。

图1C的IC器件100A可以具有与图1B的IC器件100类似的结构，除了夹置在第一区域I中的多个第一鳍形有源区域F1的第一导电沟道区域CH1与第一栅极绝缘层142之间的第一界面层IF1和夹置在第二区域II中的多个第二鳍形有源区域F2的第二导电沟道区域CH2与第二栅极绝缘层144之间的第二界面层IF2。

根据一些实施例，第一界面层IF1和第二界面层IF2可以分别通过氧化多个第一鳍形有源区域F1的表面和多个第二鳍形有源区域F2的表面来 获得。

第一界面层IF1可以接触多个第一鳍形有源区域F1，并且第二界面层IF2可以接触多个第二鳍形有源区域F2。第一界面层IF1可以愈合多个第一鳍形有源区域F1与第一栅极绝缘层142之间的界面缺陷。第二界面层IF2可以愈合多个第二鳍形有源区域F2与第二栅极绝缘层144之间的界面缺陷。

根据一些实施例，第一界面层IF1和第二界面层IF2可以由具有大约9或更小的介电常数的低介电材料层——例如，氧化硅层、氮化硅层或其组合——来形成。根据一些实施例，第一界面层IF1和第二界面层IF2可以由硅酸盐、硅酸盐与氧化硅层的组合或者硅酸盐与氮氧化硅层的组合来形成。

根据一些实施例，第一界面层IF1和第二界面层IF2可以各自具有大约到大约的厚度，但是其厚度不限于此。

在图1A至图1C的IC器件100和100A中，形成在第一区域I中的多个第一隔离层120可以包括沿着第一鳍形有源区域F1的两个侧壁延伸的第一应力衬里124以将第一应力施加到第一鳍形有源区域F1的第一导电沟道区域CH1，并且形成在第二区域II中的多个第二隔离层130可以包括沿着第二鳍形有源区域F2的两个侧壁延伸的第二应力衬里134，以将与第一应力不同的第二应力施加到第二鳍形有源区域F2的第二导电沟道区域CH2。因此，第一鳍形有源区域F1的第一导电沟道区域CH1和第二鳍形有源区域F2的第二导电沟道区域CH2接收能够独立地提高第一导电沟道区域CH1和第二导电沟道区域CH2的载流子迁移率的应力，并且由此形成在第一区域I和第二区域II中的晶体管的性能可以被提高。

图2是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件100B的横截面图。图2中的与图1A和图1B中的那些相同的附图符号和标记指示相同的元件，并且由此在此将省略它们的描述。

参考图2，在第一区域I中，在与第一鳍形有源区域F1相对应的第一导电沟道区域CH1之下的多个第一鳍形有源区域F1中的每个的两个下部侧壁可以覆盖有多个第一隔离层120A。在第二区域II中，在与第二鳍形有源区域F2相对应的第二导电沟道区域CH2之下的多个第二鳍形有源区域 F2中的每个的两个下部侧壁可以覆盖有多个第二隔离层130A。

多个第一隔离层120A中的每个可以包括依次层叠在第一沟槽T1中的每个的内壁上的第一绝缘衬里122、第一应力衬里124A和第一间隙填充绝缘层126。

多个第二隔离层130A中的每个可以包括依次层叠在第二沟槽T2中的每个的内壁上的第二绝缘衬里132、第二应力衬里134A和第二间隙填充绝缘层136。

被包括在第一隔离层120A中的第一应力衬里124A的厚度可以小于被包括在第二隔离层130A中的第二应力衬里134A的厚度。例如，第一应力衬里124A可以具有大约至大约的厚度，而第二应力衬里134A可以具有大约至大约的厚度，但是第一应力衬里124A和第二应力衬里134A的厚度不限于此。

根据一些实施例，第一应力衬里124A和第二应力衬里134A可以由相同的材料形成。根据一些实施例，第一应力衬里124A和第二应力衬里134A可以由不同的材料形成。第一应力衬里124A和第二应力衬里134A的细节可以类似于图1A和图1B中的第一应力衬里124和第二应力衬里134的细节。

虽然图2中未示出，但是类似于图1C的IC器件100A，IC器件100B可以进一步包括夹置在第一区域I中的多个第一鳍形有源区域F1与第一栅极绝缘层142之间的第一界面层IF1，以及夹置在第二区域II中的多个第二鳍形有源区域F2与第二栅极绝缘层144之间的第二界面层IF2。

图3是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件100C的横截面图。图3中的与图1A和图1B中的那些相同的附图符号和标记指示相同的元件，并且由此在此将省略它们的描述。

参考图3，在第一区域I中，在与第一鳍形有源区域F1相对应的第一导电沟道区域CH1之下的多个第一鳍形有源区域F1中的每个的两个下部侧壁可以覆盖有多个第一隔离层120B。在第二区域II中，在与第二鳍形有源区域F2相对应的第二导电沟道区域CH2之下的多个第二鳍形有源区域F2中每个的两个下部侧壁可以覆盖有多个第二隔离层130B。

多个第一隔离层120B中的每个可以包括依次层叠在第一沟槽T1中的 每个的内壁上的第一绝缘衬里122、第一应力衬里124B和第一间隙填充绝缘层126。

多个第二隔离层130B中的每个可以包括依次层叠在第二沟槽T2中的每个的内壁上的第二绝缘衬里132、第二应力衬里134B和第二间隙填充绝缘层136。

被包括在第一隔离层120B中的第一应力衬里124B的厚度可以大于被包括在第二隔离层130B中的第二应力衬里134B的厚度。例如，第一应力衬里124B可以具有大约至大约的厚度，而第二应力衬里134B可以具有大约至大约的厚度，但是第一应力衬里124B和第二应力衬里134B的厚度不限于此。

根据一些实施例，第一应力衬里124B和第二应力衬里134B可以由相同的材料形成。根据一些实施例，第一应力衬里124B和第二应力衬里134B可以由不同的材料形成。第一应力衬里124B和第二应力衬里134B的细节可以类似于图1A和图1B中的第一应力衬里124和第二应力衬里134的细节。

虽然图3中未示出，但是类似于图1C的IC器件100A，IC器件100C可以进一步包括夹置在第一区域I中的多个第一鳍形有源区域F1与第一栅极绝缘层142之间的第一界面层IF1，以及夹置在第二区域II中的多个第二鳍形有源区域F2与第二栅极绝缘层144之间的第二界面层IF2。

图4A是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件200的横截面图。图4A中的与图1A和图1B中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

参考图4A，在第一区域I中，多个第一鳍形有源区域F1在与衬底110的主表面垂直的第三方向(Z方向)上突出。多个第一鳍形有源区域F1可以彼此平行地延伸。

多个第一鳍形有源区域F1可以包括最靠近第一器件间隔离绝缘层112的外部第一鳍形有源区域F1e以及远离第一器件间隔离绝缘层112的内部第一鳍形有源区域F1i，其中，外部第一鳍形有源区域F1e夹置在该内部第一鳍形有源区域F1i与第一器件间隔离绝缘层112之间。

图4B是图4A的多个第一鳍形有源区域F1的放大横截面图。

参考图4A和图4B，在外部第一鳍形有源区域F1e中的每个中，面向第一器件间隔离绝缘层112中的每个的第一侧壁S1以及与第一侧壁S1相对的第二侧壁S2相对于外部第一鳍形有源区域F1e中的每个的中心轴线非对称，该中心轴线在与衬底110的主表面垂直的第三方向(Z方向)上延伸。

如图4A所示，第一区域I中的多个第一隔离层220可以包括可以形成在内部第一鳍形有源区域F1i的两个侧壁以及外部第一鳍形有源区域F1e的第二侧壁S2上或者可以覆盖内部第一鳍形有源区域F1i的两个侧壁以及外部第一鳍形有源区域F1e的第二侧壁S2的内部第一隔离层220I，以及可以形成在外部第一鳍形有源区域F1e的第一侧壁S1上或可以覆盖外部第一鳍形有源区域F1e的第一侧壁S1的外部第一隔离层220E。

在第一侧壁S1上的外部第一隔离层220E在第三方向(Z方向)上的厚度可以大于第二侧壁S2上的内部第一隔离层220I的厚度，如图4A所示。在一些实施例中，外部第一鳍形有源区域F1e的上部最上部分与内部第一隔离层220I的最下部分之间的第一垂直距离VD1可以小于外部第一鳍形有源区域F1e的最上部分与外部第一隔离层220E的最下部分之间的第二垂直距离VD2。

在第三方向(Z方向)上，被包括在外部第一隔离层220E中的第一绝缘衬里222、第一应力衬里224和第一间隙填充绝缘层226可以具有大于被包括在内部第一隔离层220I中的第一绝缘衬里122、第一应力衬里124和第一间隙填充绝缘层126的厚度的相应厚度，如图4A所示。

被包括在外部第一隔离层220E中的第一应力衬里224可以分别接触第一器件间隔离绝缘层112。

在图4A的IC器件200的第二区域II中，多个第二鳍形有源区域F2可以在与衬底110的主表面垂直的第三方向(Z方向)上突出。多个第二鳍形有源区域F2可以彼此平行地延伸。

多个第二鳍形有源区域F2可以包括最靠近第二器件间隔离绝缘层114的外部第二鳍形有源区域F2e以及远离第二器件间隔离绝缘层114的内部第二鳍形有源区域F2i，其中，外部第二鳍形有源区域F2e夹置在该内部第二鳍形有源区域F2i与第二器件间隔离绝缘层114之间。

图4C是图4A的多个第二鳍形有源区域F2的放大横截面图。

参考图4A和图4C，在外部第二鳍形有源区域F2e中的每个中，面向第二器件间隔离绝缘层114中的每个的第三侧壁S3以及与第三侧壁S3相对的第四侧壁S4相对于外部第二鳍形有源区域F2e中的每个的中心轴线非对称，该中心轴线在与衬底110的主表面垂直的第三方向(Z方向)上延伸。

如图4A所示，第二区域II中的多个第二隔离层230可以包括可以形成在内部第二鳍形有源区域F2i的两个侧壁以及外部第二鳍形有源区域F2e的第四侧壁S4上或者可以覆盖内部第二鳍形有源区域F2i的两个侧壁以及外部第二鳍形有源区域F2e的第四侧壁S4的内部第二隔离层230I，以及可以形成在外部第二鳍形有源区域F2e的第三侧壁S3上或可以覆盖外部第二鳍形有源区域F2e的第三侧壁S3的外部第二隔离层230E。

在第三侧壁S3上的外部第二隔离层230E在第三方向(Z方向)上的厚度可以大于第四侧壁S4上的内部第二隔离层230I的厚度。在一些实施例中，外部第二鳍形有源区域F2e的上部最上部分与内部第二隔离层230I的最下部部分之间的第三垂直距离VD3可以小于外部第二鳍形有源区域F2e的最上部部分与外部第二隔离层230E的最下部部分之间的第四垂直距离VD4。

在第三方向(Z方向)上，被包括在外部第二隔离层230E中的第二绝缘衬里232、第二应力衬里234和第二间隙填充绝缘层236可以具有大于被包括在内部第二隔离层230I中的第二绝缘衬里132、第二应力衬里134和第二间隙填充绝缘层136的厚度的相应厚度，如图4A中所示。

被包括在外部第二隔离层230E中的第二应力衬里234可以分别接触第二器件间隔离绝缘层114。

外部第一隔离层220E中的第一绝缘衬里222、第一应力衬里224和第一间隙填充绝缘层226的细节可以类似于图1A和图1B中的第一绝缘衬里122、第一应力衬里124和第一间隙填充绝缘层126的细节。外部第二隔离层230E中的第二绝缘衬里232、第二应力衬里234和第二间隙填充绝缘层236的细节可以类似于图1A和图1B中的第二绝缘衬里132、第二应力衬里134和第二间隙填充绝缘层136的细节。

图4D是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件200A的横截面图。图4D中的与图1A至图4C中的 那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

图4D的IC器件200A可以具有与图4A的IC器件200类似的结构，除了夹置在第一区域I中的多个第一鳍形有源区域F1的第一导电沟道区域CH1与第一栅极绝缘层142之间的第一界面层IF1和夹置在第二区域II中的多个第二鳍形有源区域F2的第二导电沟道区域CH2与第二栅极绝缘层144之间的第二界面层IF2。

图5是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件200B的横截面图。图5中的与图1A、图1B和图4A至图4D中的那些相同的附图符号和标记指示相同元件，并且因此在此将省略它们的描述。

参考图5，在第一区域I中，在与第一鳍形有源区域F1相对应的第一导电沟道区域CH1之下的多个第一鳍形有源区域F1中的每个的两个下部侧壁可以覆盖有多个第一隔离层220C。与图4A的多个第一隔离层220类似，多个第一隔离层220C可以包括内部第一隔离层220I和外部第一隔离层220E。

在第二区域II中，在与第二鳍形有源区域F2相对应的第二导电沟道区域CH2之下的多个第二鳍形有源区域F2中的每个的两个下部侧壁可以覆盖有多个第二隔离层230C。与图4A的多个第二隔离层230类似，多个第二隔离层230C可以包括内部第二隔离层230I和外部第二隔离层230E。

分别被包括在内部第一隔离层220I中的每个和外部第一隔离层220E中的每个中的第一应力衬里124C和224C可以比分别被包括在内部第二隔离层230I中的每个和外部第二隔离层230E中的每个中的第二应力衬里134C和234C更薄。例如，第一应力衬里124C和224C中的每个可以具有大约至大约的厚度，而第二应力衬里134C和234C中的每个可以具有大约至大约的厚度，但是第一应力衬里124C和224C以及第二应力衬里134C和234C的厚度不限于此。

根据一些实施例，第一应力衬里124C和224C以及第二应力衬里134C和234C可以由相同的材料形成。根据一些实施例，第一应力衬里124C和224C以及第二应力衬里134C和234C可以由不同的材料形成。

第一应力衬里124C和224C以及第二应力衬里134C和234C的细节 可以类似于图1A和图1B中的第一应力衬里124和第二应力衬里134的细节。

虽然图5中未示出，但是类似于图4D的IC器件200A，IC器件200B可以进一步包括夹置在第一区域I中的多个第一鳍形有源区域F1与第一栅极绝缘层142之间的第一界面层IF1，以及夹置在第二区域II中的多个第二鳍形有源区域F2与第二栅极绝缘层144之间的第二界面层IF2。

图6是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件200C的横截面图。图6中的与图1A、图1B和图4A至图4D中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

参考图6，在第一区域I中，在与第一鳍形有源区域F1相对应的第一导电沟道区域CH1之下的多个第一鳍形有源区域F1中的每个的两个下部侧壁可以覆盖有多个第一隔离层220D。类似于图4A的多个第一隔离层220，多个第一隔离层220D可以包括内部第一隔离层220I和外部第一隔离层220E。

在第二区域II中，在与第二鳍形有源区域F2相对应的第二导电沟道区域CH2之下的多个第二鳍形有源区域F2中的每个的两个下部侧壁可以覆盖有多个第二隔离层230D。类似于图4A的多个第二隔离层230，多个第二隔离层230D可以包括内部第二隔离层230I和外部第二隔离层230E。

分别被包括在内部第一隔离层220I中的每个和外部第一隔离层220E中的每个中的第一应力衬里124D和224D可以比分别被包括在内部第二隔离层230I中的每个和外部第二隔离层230E中的每个中的第二应力衬里134D和234D更薄。例如，第一应力衬里124D和224D中的每个可以具有大约至大约的厚度，而第二应力衬里134D和234D中的每个可以具有大约到大约的厚度，但是第一应力衬里124D和224D以及第二应力衬里134D和234D的厚度不限于此。

根据一些实施例，第一应力衬里124D和224D以及第二应力衬里134D和234D可以由相同的材料形成。根据一些实施例，第一应力衬里124D和224D以及第二应力衬里134D和234D可以由不同的材料形成。

第一应力衬里124D和224D以及第二应力衬里134D和234D的细节可以类似于图1A和1B中的第一应力衬里124和第二应力衬里134的细 节。

虽然图6中未示出，但是类似于图4D的IC器件200A，IC器件200C可以进一步包括夹置在第一区域I中的多个第一鳍形有源区域F1与第一栅极绝缘层142之间的第一界面层IF1，以及夹置在第二区域II中的多个第二鳍形有源区域F2与第二栅极绝缘层144之间的第二界面层IF2。

图7是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件200D的横截面图。图7中的与图1A、图1B和图4A至图4C中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

参考图7，分别被包括在第一区域I中的外部第一隔离层220E中的第一应力衬里224E与第一器件间隔离绝缘层112间隔开。分别被包括在第二区域II中的外部第二隔离层230E中的第二应力衬里234E与第二器件间隔离绝缘层114间隔开。

在第三方向(Z方向)上，被包括在每个外部第一隔离层220E中的第一应力衬里224E以及被包括在每个外部第二隔离层230E中的第二应力衬里234E可以具有比分别被包括在每个内部第一隔离层220I和每个内部第二隔离层230I中的第一应力衬里124和第二应力衬里134的厚度更大的厚度。

虽然图7中未示出，但是类似于图4D的IC器件200A，IC器件200D可以进一步包括夹置在第一区域I中的多个第一鳍形有源区域F1与第一栅极绝缘层142之间的第一界面层IF1，以及夹置在第二区域II中的多个第二鳍形有源区域F2与第二栅极绝缘层144之间的第二界面层IF2。

图8A是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件300的横截面图。图8A中的与图1A至图4D中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

图8的IC器件300可以具有类似于图4A至图4C的IC器件200的结构，除了第一绝缘衬里122A和222A以及第二绝缘衬里132A和232A的厚度各自不均一(即，恒定)。

参考图8A，在第一区域I中，分别被包括在内部第一隔离层220I中的每个和外部第一隔离层220E中的每个中的第一绝缘衬里122A和222A 在接触第一沟槽T1的下部表面的部分处比在接触其侧壁的部分处更厚。因此，在多个第一隔离层220中，第一应力衬里124和224中的每个与每个第一隔离层220的下部表面之间的垂直最短距离LV1大于第一应力衬里124和224中的每个与每个第一隔离层220的侧壁之间的水平最短距离LH1。

在第二区域II中，分别被包括在内部第二隔离层230I中的每个和外部第二隔离层230E中的每个中的第二绝缘衬里132A和232A在接触第二沟槽T2的下部表面的部分处比在接触其侧壁的部分处更厚。因此，在多个第二隔离层230中，第二应力衬里134和234中的每个与每个第二隔离层230的下部表面之间的垂直最短距离LV2大于第二应力衬里134和234中的每个与每个第二隔离层230的侧壁之间的水平最短距离LH2。

第一绝缘衬里122A和222A以及第二绝缘衬里132A和232A的细节可以类似于图4A至图4C中的第一绝缘衬里122和第二绝缘衬里132的细节。

在第一区域I和第二区域II中，第一应力衬里224可以接触第一器件间隔离绝缘层112，并且第二应力衬里234可以接触第二器件间隔离绝缘层114。

图8B是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件300A的横截面图。图8B中的与图1A至图4D中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

图8B的IC器件300A可以具有类似于图8A的IC器件300的结构，除了第一界面层IF1夹置在第一区域I中的多个第一鳍形有源区域F1的第一导电沟道区域CH1与第一栅极绝缘层142之间，并且第二界面层IF2夹置在第二区域II中多个第二鳍形有源区域F2的第二导电沟道区域CH2与的第二栅极绝缘层144之间。

图9是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件300B的横截面图。图9中的与图1A至图8B中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

图9的IC器件300B可以具有类似于图8A的IC器件300的结构，除 了在第一区域I和第二区域II中，第一应力衬里224E分别与第一器件间隔离绝缘层112间隔开，并且第二应力衬里234E分别与第二器件间隔离绝缘层114间隔开。

虽然图9中未示出，但是类似于图8B的IC器件300A，IC器件300B可以进一步包括夹置在第一区域I中的多个第一鳍形有源区域F1与第一栅极绝缘层142之间的第一界面层IF1，以及夹置在第二区域II中的多个第二鳍形有源区域F2与第二栅极绝缘层144之间的第二界面层IF2。

图10是根据本发明概念的一些实施例的沿着图1A的线X1-X1’和X2-X2’截取的IC器件300C的横截面图。图10中的与图1A至图9中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

图10的IC器件300C可以具有类似于图9的IC器件300B的结构，除了每个内部第一隔离层220I包括两个单独的第一应力衬里324和每个内部第二隔离层230I包括两个单独的第二应力衬里334。

在第一区域I中，多个内部第一隔离层220I中的每个包括两个单独的第一应力衬里324。两个单独的第一应力衬里324分别形成在多个第一鳍形有源区域F1的不同第一鳍形有源区域F1的相应侧壁上或者可以覆盖多个第一鳍形有源区域F1的不同第一鳍形有源区域F1的相应侧壁。

在第二区域II中，多个内部第二隔离层230I中的每个包括两个单独的第二应力衬里334。两个单独的第二应力衬里334分别形成在多个第二鳍形有源区域F2的不同第二鳍形有源区域F2的相应侧壁上或者可以覆盖多个第二鳍形有源区域F2的不同第二鳍形有源区域F2的相应侧壁。

虽然在图10中未示出，但是类似于图8B的IC器件300A，IC器件300C可以进一步包括夹置在第一区域I中的多个第一鳍形有源区域F1与第一栅极绝缘层142之间的第一界面层IF1，以及夹置在第二区域II中的多个第二鳍形有源区域F2与第二栅极绝缘层144之间的第二界面层IF2。

图11A是示出根据本发明概念的一些实施例的IC器件400的主要部件的平面图，图11B是沿着图11A的线B-B’截取的横截面图，图11C是沿着图11A的线C-C’截取的横截面图，图11D是沿着图11A的线D-D’截取的横截面图，以及图11E是沿着图11A的线E-E’截取的横截面图。图11A至图11E中的与图1A至图10中的那些相同的附图符号和标记指示相同的 元件，并且因此在此将省略它们的描述。

参考图11A至图11E，IC器件400包括具有第一区域I和第二区域II的衬底110。

在衬底110的第一区域I中，多个第一鳍形有源区域F1A和F1B可以在与衬底110的主表面垂直的第三方向(Z方向)上突出。多个第一鳍形有源区域F1A和F1B中的每个可以具有第一导电沟道区域CHA。在第一导电沟道区域CHA之下的多个第一鳍形有源区域F1A和F1B中的每个的两个下部侧壁可以覆盖有低位(low-level)第一隔离层420。

在衬底110的第二区域II中，多个第二鳍形有源区域F2A和F2B可以在Z方向上突出。多个第二鳍形有源区域F2A和F2B中每个可以具有第二导电沟道区域CHB。在第二导电沟道区域CHB之下的多个第二鳍形有源区域F2A和F2B中的每个的两个下部侧壁可以覆盖有低位第二隔离层430。

多个第一鳍形有源区域F1A和F1B以及多个第二鳍形有源区域F2A和F2B可以各自在第一方向(X方向)上在衬底110上延伸，以便彼此平行。多个第一鳍形有源区域F1A可以与多个第一鳍形有源区域F1B在X方向上间隔开，并且第一鳍间隔区域FS1可以夹置在多个第一鳍形有源区域F1A与多个第一鳍形有源区域F1B之间。多个第二鳍形有源区域F2A可以与多个第二鳍形有源区域F2B在X方向上间隔开，并且第二鳍间隔区域FS2可以夹置在多个第二鳍形有源区域F2A与多个第二鳍形有源区域F2B之间。根据一些实施例，第一鳍间隔区域FS1和第二鳍间隔区域FS2可以彼此连接。根据一些实施例，第一鳍间隔区域FS1和第二鳍间隔区域FS2可以彼此间隔开。

虽然在图11A中示出四个第一鳍形有源区域F1A、四个第一鳍形有源区域F1B、四个第二鳍形有源区域F2A和四个第二鳍形有源区域F2B，但本发明概念不限于此。例如，在第一区域I和第二区域II中，第一鳍形有源区域F1A、第一鳍形有源区域F1B、第二鳍形有源区域F2A和第二鳍形有源区域F2B的数量可以变化。

在衬底110的第一区域I和第二区域II中，多个正常栅极NG1和NG2、哑(dummy)栅极DG1和DG2在第二方向(Y方向)上延伸，该第二方向与第一方向(X方向)相交，其中多个第一鳍形有源区域F1A和 F1B以及多个第二鳍形有源区域F2A和F2B在第一方向上延伸。哑栅极DG1和DG2可以分别在第一鳍间隔区域FS1和第二鳍间隔区域FS2中。

在第一区域I中，第一界面层IF1和第一栅极绝缘层142可以夹置在多个第一鳍形有源区域F1A和F1B的第一导电沟道区域CHA与多个正常栅极NG1之间。在第二区域II中，第二界面层IF2和第二栅极绝缘层144可以夹置在多个第二鳍形有源区域F2A和F2B的第二导电沟道区域CHB与多个正常栅极NG2之间。

在IC器件400中，用于提供绝缘区域的多个低位第一隔离层420和高位第一隔离层422可以形成在衬底110的第一区域I中的多个第一鳍形有源区域F1A和F1B之间。

类似于上面参考图4A描述的多个第一隔离层220，多个低位第一隔离层420可以包括内部第一隔离层220I和外部第一隔离层220E。多个低位第一隔离层420可以设置在第一区域I中的多个第一鳍形有源区域F1A之间以及多个第一鳍形有源区域F1B之间，可以各自与多个第一鳍形有源区域F1A和F1B平行地延伸并且可以具有比多个第一鳍形有源区域F1A和F1B的上部表面更低的上部表面。通过被设置在多个第一鳍形有源区域F1A之间和多个第一鳍形有源区域F1B之间，多个低位第一隔离层420可以形成在第一沟槽T1中或可以填充第一沟槽T1。多个低位第一隔离层420的多个内部第一隔离层220I中的每个可以包括依次层叠在第一沟槽T1的底部上的第一绝缘衬里122、第一应力衬里124和第一间隙填充绝缘层126。多个低位第一隔离层420的多个外部第一隔离层220E中的每个可以包括依次层叠在第一沟槽T1的底部上的第一绝缘衬里222、第一应力衬里224和第一间隙填充绝缘层226。

高位第一隔离层422可以设置在彼此相邻并且在第一方向(X方向)上彼此间隔开的一对第一鳍形有源区域F1A和F1B之间，并且可以在与多个第一鳍形有源区域F1A和F1B相交的第二方向(Y方向)上延伸。

如图11D所示，高位第一隔离层422可以具有比多个第一鳍形有源区域F1A和F1B中的每个的上部表面更高的上部表面。然而，本发明概念不限于此。在一些实施例中，高位第一隔离层422可以具有与多个第一鳍形有源区域F1A和F1B中的每个的上部表面在相同高度上的上部表面，如图12A和图12B所示。

虽然在图11D中未示出，但是高位第一隔离层422可以包括：填充鳍间隔沟槽T3的第一下部鳍间隔绝缘层128和填充上部沟槽T4的第一上部鳍间隔绝缘层428，所述鳍间隔沟槽T3与在一对第一鳍形有源区域F1A和F1B之间的第一鳍间隔区域FS1中的多个正常栅极NG1和哑栅极DG1平行地延伸，所述上部沟槽T4形成在鳍间隔沟槽T3上，以与鳍间隔沟槽T3连通并且具有比鳍间隔沟槽T3更大的宽度。

根据一些实施例，第一上部鳍间隔绝缘层428可以由通过涂覆或沉积形成的氧化物层来形成。例如，第一上部鳍间隔绝缘层428可以由FSG、USG、BPSG、PSG、FOX、PE-TEOS和/或TOSZ来形成。

如图11A所示，一个哑栅极DG1可以形成在一个高位第一隔离层422上，使得高位第一隔离层422与哑栅极DG1成一对一关系。哑栅极DG1可以设置在一对相邻的正常栅极NG1之间。高位第一隔离层422可以设置成在平面图中与哑栅极DG1重叠，并且高位第一隔离层422和哑栅极DG1可以在与多个第一鳍形有源区域F1A和F1B相交的第二方向(Y方向)上延伸。

在IC器件400中，用于提供绝缘区域的多个低位第二隔离层430和高位第二隔离层432可以形成在衬底110的第二区域II中的多个第二鳍形有源区域F2A和F2B之间。

类似于上面参考图4A描述的多个第二隔离层230，多个低位第二隔离层430可以包括内部第二隔离层230I和外部第二隔离层230E。多个低位第二隔离层430可以设置在第二区域II中的多个第二鳍形有源区域F2A之间以及多个第二鳍形有源区域F2B之间，可以各自与多个第二鳍形有源区域F2A和F2B平行地延伸并且可以具有比多个第二鳍形有源区域F2A和F2B的上部表面更低的上部表面。通过被设置在多个第二鳍形有源区域F2A之间和多个第二鳍形有源区域F2B之间，多个低位第二隔离层430可以形成在第二沟槽T2中或可以填充第二沟槽T2。多个低位第二隔离层430的多个内部第二隔离层230I中的每个可以包括依次层叠在第二沟槽T2的底部上的第二绝缘衬里132、第二应力衬里134和第二间隙填充绝缘层136。多个低位第二隔离层430的多个外部第二隔离层230E中的每个可以包括依次层叠在第二沟槽T2的底部上的第二绝缘衬里232、第二应力衬里234和第二间隙填充绝缘层236。

高位第二隔离层432可以设置在彼此相邻并且在第一方向(X方向)上彼此间隔开的一对第二鳍形有源区域F2A和F2B之间，并且可以在与多个第二鳍形有源区域F2A和F2B相交的第二方向(Y方向)上延伸。

如图11E所示，高位第二隔离层432可以具有比多个第二鳍形有源区域F2A和F2B中的每个的上部表面更高的上部表面。然而，本发明概念不限于图11E的示例。在一些实施例中，高位第二隔离层432可以具有与多个第二鳍形有源区域F2A和F2B中的每个的上部表面相同高度的上部表面。这将稍后参考图12A和图12B更详细描述。

如图11E所示，高位第二隔离层432可以包括形成在鳍间隔沟槽T5中或填充鳍间隔沟槽T5的第二下部鳍间隔绝缘层138和形成在上部沟槽T6中或填充上部沟槽T6的第二上部鳍间隔绝缘层438，所述鳍间隔沟槽T5与在彼此相邻的一对第二鳍形有源区域F2A和F2B之间的第二鳍间隔区域FS2中的多个正常栅极NG2和哑栅极DG2平行地延伸，所述上部沟槽T6形成在鳍间隔沟槽T5上，使得与鳍间隔沟槽T5连通并且具有比鳍间隔沟槽T5更大的宽度。

根据一些实施例，第二上部鳍间隔绝缘层438可以由通过涂覆和/或沉积形成的氧化物层来形成。例如，第二上部鳍间隔绝缘层438可以由FSG、USG、BPSG、PSG、FOX、PE-TEOS和/或TOSZ来形成。

如图11A所示，一个哑栅极DG2可以形成在一个高位第二隔离层432上，使得高位第二隔离层432与哑栅极DG2成一对一关系。哑栅极DG2可以设置在一对相邻的正常栅极NG2之间。高位第二隔离层432可以设置成在平面图中被哑栅极DG2重叠，并且高位第二隔离层432和哑栅极DG2二者可以在与多个第二鳍形有源区域F2A和F2B相交的第二方向(Y方向)上延伸。

根据一些实施例，在形成在第一区域I和第二区域II之间的第一深沟槽DT1和第二深沟槽DT2(参见图11B和图11C)内形成的第一器件间隔离绝缘层112和第二器件间隔离绝缘层114中的每个的下部表面高度LVDT可以比高位第一隔离层422的下部表面高度LVH更低。

在图11A至图11E的IC器件400的第一区域I中，第一应力衬里124和224可以仅形成在低位第一隔离层420内，并且在高位第一隔离层422和第一器件间隔离绝缘层112内不形成应力衬里。

在图11A至图11E的IC器件400的第二区域II中，第二应力衬里134和234可以仅形成在低位第二隔离层430内，并且在高位第二隔离层432和第二器件间隔离绝缘层114内不形成应力衬里。

形成在第一区域I中的多个正常栅极NG1和哑栅极DG1以及形成在第二区域II中的多个正常栅极NG2和哑栅极DG2可以分别具有与图1A和图1B的第一栅极152和第二栅极154的结构类似的结构。

形成在第一区域I中的多个正常栅极NG1和哑栅极DG1中的每个的两个侧壁、以及形成在第二区域II中的多个正常栅极NG2和哑栅极DG2中每个的两个侧壁可以覆盖有绝缘间隔件260和栅极间绝缘层270。根据一些实施例，绝缘间隔件260可以由为Si₃N₄的氮化硅层、为SiON的氮氧化硅层、为SiCON的含碳的氮氧化硅层或其组合来形成。根据一些实施例，栅极间绝缘层270可以由正硅酸乙酯(TEOS)层、或者具有大约2.2至大约2.4的超低介电常数K的超低K(ULK)层——例如，SiOC层或SiCOH层——来形成。

根据一些实施例，多个正常栅极NG1和NG2以及哑栅极DG1和DG2可以利用后栅工艺(gate-last process)(即，多晶硅栅极置换(RPG)工艺)来形成。但是，本发明概念不限于此。

如图11D所示，在第一区域I中，第一栅极绝缘层142可以分别夹置在多个正常栅极NG1中的每个与多个第一鳍形有源区域F1A和F1B中的每个之间，以及在哑栅极DG1与第一上部鳍间隔绝缘层428之间。

在第一区域I中，源极/漏极区域282可以分别在多个正常栅极NG1中每个的两侧处、形成在多个第一鳍形有源区域F1A和F1B中。在形成在多个第一鳍形有源区域F1A和F1B中的多个源极/漏极区域282中的第一鳍间隔区域FS1的两侧上的一些源极/漏极区域282可以被形成在上部沟槽T4内的第一上部鳍间隔绝缘层428和绝缘间隔件260垂直地重叠，并且由此可以各自具有在第一上部鳍间隔绝缘层428之下塞入(tuck)的塞入形状(tucked shpae)，如图11D所示。

在第二区域II中，第二栅极绝缘层144可以分别夹置在多个正常栅极NG2中的每个与多个第二鳍形有源区域F2A和F2B中的每个之间，并且在哑栅极DG2和第二上部鳍间隔绝缘层438之间。

在第二区域II中，源极/漏极区域284可以分别在多个正常栅极NG2 中的每个的两侧处、形成在多个第二鳍形有源区域F2A和F2B中。在形成在多个第二鳍形有源区域F2A和F2B中的多个源极/漏极区域284中的第二鳍间隔区域FS2的两侧上的一些源极/漏极区域284可以被形成在上部沟槽T6内的第二上部鳍间隔绝缘层438和绝缘间隔件260垂直地重叠，并且由此可以各自具有在第二上部鳍间隔绝缘层438之下塞入的塞入形状，如图11E所示。

在图11A至图11E的IC器件400中，形成在第一区域I中的多个低位第一隔离层420可以包括沿着第一鳍形有源区域F1A和F1B中的每个的两个侧壁延伸的第一应力衬里124和224，以向第一鳍形有源区域F1A和F1B的第一导电沟道区域CHA施加第一应力，并且形成在第二区域II中的多个低位第二隔离层430可以包括沿着第二鳍形有源区域F2A和F2B中的每个的两个侧壁延伸的第二应力衬里134和234，以向第二鳍形有源区域F2A和F2B的第二导电沟道区域CHB施加与第一应力不同的第二应力。因此，第一鳍形有源区域F1A和F1B的第一导电沟道区域CHA和第二鳍形有源区域F2A和F2B的第二导电沟道区域CHB可以接收能够独立地提高第一导电沟道区域CHA和第二导电沟道区域CHB的载流子迁移率的应力，并且由此形成在第一区域I和第二区域II中的晶体管的性能可以被提高。

在图11A至图11E中，虽然IC器件400的第一区域I和第二区域II包括具有与图4A至图4D的IC器件200和200A中的每个所包括的多个第一隔离层220和多个第二隔离层230相同结构的多个第一隔离层420和多个第二隔离层430，但是本发明概念不限于此。在一些实施例中，图11A至图11E的IC器件400可以包括图1A至图1C的多个第一隔离层120和多个第二隔离层130、图2的多个第一隔离层120A和多个第二隔离层130A、图3的多个第一隔离层120B和多个第二隔离层130B、图5的多个第一隔离层220C和多个第二隔离层230C、图6的多个第一隔离层220D和多个第二隔离层230D、图7至图10的多个第一隔离层220和多个第二隔离层230、或者具有各种结构的多个第一隔离层和多个第二隔离层，其中，在本发明概念的精神内，上述多个第一隔离层和第二隔离层的结构被修改和改变为上述各种结构。

图12A和12B示出根据本发明概念的一些实施例的IC器件400A，其 具有与图11A所示的平面图类似的平面图。详细地说，图12A是沿着图11A的线D-D’截取的IC器件400A的一部分的横截面图，而图12B是沿着图11A的线E-E’截取的IC器件400A的一部分的横截面图。图12A和图12B中的与图1A至图11E中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

参考图12A和图12B，IC器件400A可以具有与上面参考图11A至图11E描述的IC器件400的结构类似的结构。然而，在形成在衬底110的第一区域I中的高位第一隔离层422A中，形成在上部沟槽T4内的第一上部鳍间隔绝缘层428A的上部表面可以在与多个第一鳍形有源区域F1A和F1B的上部表面基本相同或相同的高度处。在形成在衬底110的第二区域II中的高位第二隔离层432A中，形成在上部沟槽T6内的第二上部鳍间隔绝缘层438A的上部表面可以在与多个第二鳍形有源区域F2A和F2B的上部表面基本相同或相同的高度处。

第一上部鳍间隔绝缘层428A和第二上部鳍间隔绝缘层438A的细节类似于在图11A至图11E中的第一上部鳍间隔绝缘层428和第二上部鳍间隔绝缘层438的细节。

图13A和图13B示出根据本发明概念的一些实施例的IC器件400B，其具有与图11A所示的平面图类似的平面图。详细地说，图13A是沿着图11A的线D-D’截取的IC器件400B的一部分的横截面图，而图13B是沿着图11A的线E-E’截取的IC器件400B的一部分的横截面图。在图13A和图13B中的与图1A至图11E中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

参考图13A和图13B，IC器件400B可以具有与上面参考图11A至图11E描述的IC器件400的结构类似的结构。然而，在第一区域I和第二区域II中，各自具有抬高的(raised)源极/漏极(RSD)结构的源极/漏极区域482和源极/漏极区域484分别形成在第一鳍形有源区域F1A和F1B以及第二鳍形有源区域F2A和F2B中。

在第一区域I中，各自具有RSD结构的源极/漏极区域482可以分别在多个正常栅极NG1中的每个的两侧处、形成在多个第一鳍形有源区域F1A和F1B中。在第二区域II中，各自具有RSD结构的源极/漏极区域484可以分别在多个正常栅极NG2中的每个的两侧处、形成在多个第二鳍形有源 区域F2A和F2B中。

为了在第一区域I和第二区域II中形成源极/漏极区域482和484，凹陷482R和484R可以通过去除第一鳍形有源区域和第二鳍形有源区域F1A、F1B、F2A和F2B的一部分而形成。此后，形成源极/漏极区域482和484所需要的半导体层可以经由外延生长形成在凹陷482R和484R内。根据一些实施例，在第一区域I中，源极/漏极区域482可以由Si或SiC形成。在第一区域I中，可以在外延生长由Si或SiC形成的半导体层时同时地或共同地执行N+掺杂。在第二区域II中，源极/漏极区域484可以由SiGe形成。在第二区域II中，可以在外延生长由SiGe形成的半导体层时同时地或共同地执行P+掺杂。

源极/漏极区域482和484可以形成为具有比第一鳍形有源区域和第二鳍形有源区域F1A、F1B、F2A和F2B的上部表面更高的上部表面。

在第一区域I中，在形成在多个第一鳍形有源区域F1A和F1B中的多个源极/漏极区域482中的第一鳍间隔区域FS1的两侧上的一些源极/漏极区域482可以被形成在上部沟槽T4内的第一上部鳍间隔绝缘层428和绝缘间隔件260垂直地重叠，并且由此可以各自具有在第一上部鳍间隔绝缘层428之下塞入的塞入形状，如图13A所示。

在第二区域II中，在形成在多个第二鳍形有源区域F2A和F2B中的多个源极/漏极区域484中的第二鳍间隔区域FS2的两侧上的一些源极/漏极区域484可以被形成在上部沟槽T6内的第二上部鳍间隔绝缘层438和绝缘间隔件260垂直地重叠，并且由此可以各自具有在第二上部鳍间隔绝缘层438之下塞入的塞入形状，如图13B所示。

在图11A至图13B的IC器件400、400A和400B中，各自设置在衬底110的第一区域I中的哑栅极DG1之下的高位第一隔离层422和422A、各自设置在其第二区域II中的哑栅极DG2之下的高位第二隔离层432和432A可以具有在与多个第一鳍形有源区域和第二鳍形有源区域F1A、F1B、F2A和F2B的上部表面相同高度的或比多个第一鳍形有源区域和第二鳍形有源区域F1A、F1B、F2A和F2B的上部表面更高的上部表面。因此，没有哑栅极DG1和DG2设置在第一鳍形有源区域F1A之间、第一鳍形有源区域F1B之间、第二鳍形有源区域F2A之间以及第二鳍形有源区域F2B之间。由此，与高位第一隔离层422和422A以及高位第二隔离层432 和432A的上部表面低于多个第一鳍形有源区域和第二鳍形有源区域F1A、F1B、F2A和F2B的上部表面的情况相比，哑栅极DG1和DG2与多个第一鳍形有源区域和第二鳍形有源区域F1A、F1B、F2A和F2B之间的寄生电容可以较小。额外地，由于哑栅极DG1和DG2与多个第一鳍形有源区域和第二鳍形有源区域F1A、F1B、F2A和F2B之间的空间被确保，所以漏电流可以被减小或可能地被防止。此外，在高位第一隔离层422和422A以及高位第二隔离层432和432A中的第一上部鳍间隔区域和第二上部鳍间隔区域428、428A、438和438A可以具有在X方向上的宽度，该宽度大于哑栅极DG1和DG2在X方向上的宽度，并且由此，当哑栅极DG1和DG2形成在高位第一隔离层422和422A以及高位第二隔离层432和432A上时，可以确保对准容差。

图14是根据本发明概念的一些实施例的IC器件500的平面图。

图14的IC器件500可以具有与图11A的IC器件400的结构类似的结构。然而，高位第一隔离层522可以在第一鳍间隔区域FS1中、在多个第一鳍形有源区域F1A和多个第一鳍形有源区域F1B之间延伸，高位第二隔离层532可以在第二鳍间隔区域FS2中、在多个第二鳍形有源区域F2A和多个第二鳍形有源区域F2B之间延伸，并且没有哑栅极形成在高位第一隔离层522和高位第二隔离层532上。

图15A和图15B是IC器件500A的横截面图，其具有与图14所示的平面图类似的平面图。详细地说，图15A是沿着图14的线A-A’截取的IC器件500A的一部分的横截面图，而图15B是沿着图14的线B-B’截取的IC器件500A的一部分的横截面图。图15A和图15B中的与图1A至图14中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

参考图15A和图15B，在第一区域I中，作为与图14的高位第一隔离层522相对应的部件，IC器件500A可以包括在接触多个第一鳍形有源区域F1A和多个第一鳍形有源区域F1B的同时可以形成在第一鳍间隔区域FS1中并且可以填充第一鳍间隔区域FS1的第一鳍间隔绝缘层522A，并且代替于哑栅极DG1的、与正常栅极NG1平行地延伸的绝缘线528可以形成在第一鳍间隔绝缘层522A上。在第二区域II中，作为与图14的高位第二隔离层532相对应的部件，IC器件500A可以包括在接触多个第二鳍形 有源区域F2A和多个第二鳍形有源区域F2B的同时可以形成在第二鳍间隔区域FS2中并且可以填充第二鳍间隔区域FS2的第二鳍间隔绝缘层532A，并且代替于哑栅极DG2的、与正常栅极NG2平行地延伸的绝缘线538可以形成在第二鳍间隔绝缘层532A上。

图16A和图16B是IC器件500B的局部横截面图，其可以具有与图14所示的平面图类似的平面图。详细地说，图16A是沿着图14的线A-A’截取的IC器件500B的一部分的横截面图，而图16B是沿着图14的线B-B’截取的IC器件500B的一部分的横截面图。图16A和图16B中的与图1A至14中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

参考图16A和图16B，作为与图14的高位第一隔离层522相对应的部件，IC器件500B可以包括第一鳍间隔绝缘层522B，该第一鳍间隔绝缘层522B具有与每个正常栅极NG1的上部表面处于相同高度处的上部表面，并且作为与图14的高位第二隔离层532相对应的部件，IC器件500B可以包括第二鳍间隔绝缘层532B，该第二鳍间隔绝缘层532B具有与每个正常栅极NG2的上部表面处于相同高度处的上部表面。

更详细地说，第一鳍间隔绝缘层522B可以形成为在接触第一区域I中的多个第一鳍形有源区域F1A和多个第一鳍形有源区域FIB的同时，填充第一鳍间隔区域FS1。第一鳍间隔绝缘层522B的上部部分可以在与正常栅极NG1相同的高度上、与正常栅极NG1平行地延伸。

第二鳍间隔绝缘层532B可以形成为在接触第二区域II中的多个第二鳍形有源区域F2A和多个第二鳍形有源区域F2B的同时，填充第二鳍间隔区域FS2。第二鳍间隔绝缘层532B的上部部分可以在与正常栅极NG2相同的高度上、与正常栅极NG2平行地延伸。

图17A至图17C示出根据本发明概念的一些实施例的IC器件700。图17A是IC器件700的平面图。图17B是沿着图17A的线B-B’截取的横截面图。图17C是沿着图17A的线C-C’截取的横截面图。图17A至图17C中的与图1A至图16B中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略它们的描述。

参考图17A至图17C，在IC器件700中，多个第一鳍形有源区域F1可以在衬底110的第一区域I中、在与衬底110的主表面垂直的第三方向 (Z方向)上突出。多个第一鳍形有源区域F1中的每个可以具有第一导电沟道区域CH1。在第一导电沟道区域CH1之下的并且在第一导电沟道区域CH1的短轴方向上的多个第一鳍形有源区域F1中的每个的两个下部侧壁可以覆盖有多个第一隔离层420，如图17B所示。在第一导电沟道区域CH1之下的并且在第一导电沟道区域CH1的长轴方向上的多个第一鳍形个有源区域F1中的每个的两个下部侧壁可以覆盖有鳍间隔绝缘层422，如图17C所示。第一应力衬里124和224可以仅形成在第一隔离层420中，而鳍间隔绝缘层422可以不包括第一应力衬里124和224。

多个第二鳍形有源区域F2可以在衬底110的第二区域II中、在Z方向上突出。多个第二鳍形有源区域F2中的每个可以具有第二导电沟道区域CH2。在第二导电沟道区域CH2之下的并且在第二导电沟道区域CH2的短轴方向上的多个第二鳍形有源区域F2中的每个的两个下部侧壁可以覆盖有多个第二隔离层430，如图17B所示。类似于第一区域I，在第二导电沟道区域CH2之下的并且在第二导电沟道区域CH2的长轴方向上的多个第二鳍形有源区域F2中的每个的两个下部侧壁可以覆盖有鳍间隔绝缘层(未示出)。第二应力衬里134和234可以仅形成在第二隔离层430中，其覆盖第二导电沟道区域CH2的侧壁；并且鳍间隔绝缘层不包括第二应力衬里134和234。

多个第一鳍形有源区域F1和第二鳍形有源区域F2可以各自在衬底110上沿着第一方向(X方向)延伸，以便彼此平行。

虽然在图17A中示出三个第一鳍形有源区域F1和三个第二鳍形有源区域F2，本发明概念不限于此。

在衬底110的第一区域I和第二区域II中，多个栅极线GL可以在第二方向(Y方向)上延伸，该第二方向与多个第一鳍形有源区域F1和第二鳍形有源区域F2相交。在第一区域I中，第一界面层IF1和第一栅极绝缘层142可以夹置在多个第一鳍形有源区域F1的第一导电沟道区域GH1与多个栅极线GL之间。在第二区域II中，第二界面层IF2和第二栅极绝缘层144可以夹置在多个第二鳍形有源区域F2的第二导电沟道区域CH2与多个栅极线GL之间。

参考图17B，第一器件间隔离绝缘层112和第二器件间隔离绝缘层114可以形成在深沟槽DT内，该深沟槽DT形成在第一区域I与第二区域 II之间。

如图17B中所示，第一应力衬里和第二应力衬里124、224、134和234可以形成在IC器件700的第一隔离层420和第二隔离层430中，并且在第一器件间隔离绝缘层112和第二器件间隔离绝缘层114中可以不包括应力衬里。

在衬底110的第一区域I和第二区域II中，覆盖多个第一鳍形有源区域F1和第二鳍形有源区域F2的两个侧壁和上部表面的多个第一栅极绝缘层142和第二栅极绝缘层144以及多个栅极线GL可以形成在第一鳍形有源区域F1和第二鳍形有源区域F2、第一隔离层420和第二隔离层430以及第一器件间隔离绝缘层112和第二器件间隔离绝缘层114上。多个第一栅极绝缘层142和第二栅极绝缘层144以及多个栅极线GL的细节可以类似于图1A和图1B中的第一栅极绝缘层142和第二栅极绝缘层144以及第一栅极152和第二栅极154的细节。

如图17A所示，栅极触头710可以形成在多个栅极线GL的一些部分中。

如图17B所示，多个栅极线GL中的一些可以各自延伸以覆盖多个第一鳍形有源区域F1和第二鳍形有源区域F2的上部表面以及在短轴方向上的它的两个侧壁。如图17C所示，多个栅极线GL中的其他栅极线可以延伸，以覆盖多个第一鳍形有源区域F1和第二鳍形有源区域F2的上部表面以及多个第一鳍形有源区域F1和第二鳍形有源区域F2中的每个在长轴方向上的一端的侧壁。

如图17C所示，在多个第一鳍形有源区域F1和第二鳍形有源区域F2中，多个源极/漏极区域482可以分别形成在多个栅极线GL的两侧处。触头720可以分别形成在多个源极/漏极区域482上。触头720中的每个可以包括导电阻挡层722和布线层724。根据一些实施例，导电阻挡层722可以由氮化钛、氮化钽、氮化钨、碳氮化钛或其组合形成，但是不限于此。根据一些实施例，布线层724由掺杂的半导体、金属(如Cu、Ti、W或Al)、金属硅化物(如硅化镍、硅化钴、硅化钨或硅化钽)或其组合形成，但是不限于此。栅极间绝缘层270可以形成在多个栅极线GL与多个触头720之间的空间中或可以填充多个栅极线GL与多个触头720之间的空间，由此将多个栅极线GL与多个触头720绝缘。

在图17A至图17C的IC器件700中，第一应力衬里和第二应力衬里124、224、134和234可以仅形成在第一隔离层420和第二隔离层430上，并且可以不形成在第一器件间隔离绝缘层112和第二器件间隔离绝缘层114以及鳍间隔绝缘层422上。因此，能够选择性增强载流子迁移率的应力可以施加到多个第一鳍形有源区域F1和第二鳍形有源区域F2的需要部分上。由此，形成在第一区域I和第二区域II中的晶体管的性能可以提高。

图18A至图18J是示出根据本发明概念的一些实施例的制造IC器件的方法的横截面图。现在将参考图18A至图18J来描述制造图1C的IC器件100A的方法。图18A至图18J中的、与图1A至图1C中的那些相同的附图符号和标记指示相同的元件，并且因此在此将省略其描述。

参考图18A，可以制备包括第一区域I和第二区域II的衬底110。在衬底110的第一区域I和第二区域II中，可以形成多个焊盘(pad)氧化物层图案812和多个掩膜图案814。

多个焊盘氧化物层图案812和多个掩膜图案814可以各自在衬底110上、在第一方向(X方向)上延伸，以便彼此平行。

根据一些实施例，多个焊盘氧化物层图案812可以由通过热氧化衬底110的表面所获得的氧化物层来形成。多个掩膜图案814可以由氮化硅层、氮氧化硅层、玻璃上旋涂(SOC)层、硬掩膜上旋涂(SOH)层、光阻层及它们的组合形成，但是不限于此。

参考图18B，多个第一沟槽T1和第二沟槽T2可以通过利用多个掩膜图案814作为刻蚀掩膜来刻蚀衬底110的部分区域而被形成在衬底110中。由于多个第一沟槽T1和第二沟槽T2的形成，可以从衬底110获得多个第一鳍形有源区域F1和第二鳍形有源区域F2，所述第一鳍形有源区域F1和第二鳍形有源区域F2各自在与衬底110的主表面垂直的第三方向(Z方向)上向上突出并且在第一方向(X方向)上延伸。

参考图18C，覆盖多个第一鳍形有源区域F1的暴露表面的第一绝缘衬里122形成在第一区域I中，而覆盖多个第二鳍形有源区域F2的暴露表面的第二绝缘衬里132形成在第二区域II中。

第一绝缘衬里122和第二绝缘衬里132可以通过分别氧化多个第一鳍形有源区域F1的表面和多个第二鳍形有源区域F2的表面来获得。例如， 第一绝缘衬里122和第二绝缘衬里132中的每个可以通过热氧化形成，但是不限于此。根据一些实施例，第一绝缘衬里122和第二绝缘衬里132可以同时地或共同地形成。第一绝缘衬里122和第二绝缘衬里132可以由相同的材料形成。第一绝缘衬里122和第二绝缘衬里132中的每个可以具有大约至大约的厚度。

参考图18D，第一应力衬里124可以形成在衬底110的第一区域I中的第一绝缘衬里122上。

根据一些实施例，为了形成第一应力衬里124，覆盖第一绝缘衬里122和第二绝缘衬里132的第一应力衬里124可以形成在第一区域I和第二区域II中的多个第一鳍形有源区域F1和多个第二鳍形有源区域F2上，然后可以形成覆盖第一区域I的掩膜图案(未示出)，使得第二区域II被暴露，以及第一应力衬里124可以从第二区域II去除，使得第二绝缘衬里132可以被暴露。

第一应力衬里124可以形成为具有均匀(即，恒定)的厚度，以共形地覆盖第一绝缘衬里122。

为了在第一区域I中形成NMOS晶体管，第一应力衬里124可以由向多个第一鳍形有源区域F1的沟道区域施加拉应力的材料来形成。例如，第一应力衬里124可以由SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅或其组合形成。根据一些实施例，第一应力衬里124可以具有大约到大约的厚度。

根据一些实施例，第一应力衬里124可以经由等离子体增强化学气相沉积(PECVD)、高密度等离子体CVD(HDP CVD)、电感耦合等离子体CVD(ICP CVD)或电容器耦合等离子体CVD(CCP CVD)形成。

参考图18E，在覆盖第一区域I的掩膜图案520被形成，使得衬底110的第二区域II被暴露之后，第二应力衬里134可以形成在第二区域II中的第二绝缘层132上。

虽然第二应力衬里134形成在第二区域II中的第二绝缘衬里132上，但是第二应力衬里134可以形成在第一区域I中的掩膜图案520上。根据一些实施例，掩膜图案520可以由光阻层形成。

第二应力衬里134可以形成为具有均匀(即，恒定)的厚度，以共形地覆盖第二绝缘衬里132。

为了在第二区域II中形成PMOS晶体管，第二应力衬里134可以由向第二鳍形有源区域F2的沟道区域施加压应力的材料形成。例如，第二应力衬里134可以由SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅或它们的组合形成。根据一些实施例，第二应力衬里134可以具有大约至大约的厚度。

根据一些实施例，第二应力衬里134可以经由PECVD、HDP CVD、ICP CVD或CCP CVD形成。

参考图18F，在第一应力衬里124通过从第一区域I去除掩膜图案520(参见图18E)以及覆盖掩膜图案520的第二绝缘衬里134而在第一区域I中暴露之后，填充多个第一沟槽T1的第一间隙填充绝缘层126可以形成在第一区域I中，并且填充多个第二沟槽T2的第二间隙填充绝缘层136可以形成在第二区域II中。

第一间隙填充绝缘层126和第二间隙填充绝缘层136可以同时地或共同地形成，并且可以由相同的材料层形成。为了形成第一间隙填充绝缘层126和第二间隙填充绝缘层136，氧化物可以被沉积以填充多个第一沟槽T1和多个第二沟槽T2，并且然后沉积的氧化物被退火。此后，第一间隙填充绝缘层126和第二间隙填充绝缘层136的上部部分可以被部分去除，使得多个掩膜图案814的上部表面被暴露。

第一间隙填充绝缘层126和第二间隙填充绝缘层136可以通过FCVD和/或旋涂而形成。例如，第一间隙填充绝缘层126和第二间隙填充绝缘层136可以由FSG、USG、BPSG、PSG、FOX、PE-TEOS和/或TOSZ形成。根据一些实施例，在第二间隙填充绝缘层136中的氧化物层可以由与第一间隙填充绝缘层126中的氧化物层相同的层形成，其利用与用于形成第一间隙填充绝缘层126中的氧化物层的方法相同的方法形成。

参考图18G，第一深沟槽DT1和第二深沟槽DT2可以通过从衬底110的第一区域I和第二区域II去除多个第一鳍形有源区域F1的一些、多个第二鳍形有源区域F2的一些以及围绕所述一些第一鳍形有源区域F1和一些第二鳍形有源区域F2的绝缘层而形成。

从多个掩膜图案814的上部表面到第一深沟槽DT1和第二深沟槽DT2的下部表面的深度D3和D4可以大于从多个掩膜图案814的上部表面到第一沟槽T1和第二沟槽T2的下部表面的深度D1和D2。例如，第一深沟槽 DT1和第二深沟槽DT2的深度D3和D4可以各自比第一沟槽T1和第二沟槽T2的深度D1和D2中的每个深大约50nm至大约150nm。

根据一些实施例，第一区域I可以通过第一深沟槽DT1限定，而第二区域II可以通过第二深沟槽DT2限定。

根据一些实施例，为了形成第一深沟槽DT1和第二深沟槽DT2，部分暴露图18F的生成的结构的上部表面的光阻图案可以形成在图18F的生成的结构上，并且生成的结构的暴露的上部表面部分可以利用光阻图案作为刻蚀掩膜而被干法刻蚀。

参考图18H，第一器件间隔离绝缘层112和第二器件间隔离绝缘层114可以形成为填充第一深沟槽DT1和第二深沟槽DT2。

第一器件间隔离绝缘层112和第二器件间隔离绝缘层114可以经由涂覆或沉积形成。根据一些实施例，第一器件间隔离绝缘层112和第二器件间隔离绝缘层114可以各自由USG形成，但是不限于此。

在第一区域I中，第一器件间隔离绝缘层112可以形成为直接接触第一绝缘衬里122、第一应力衬里124和第一间隙填充绝缘层126。在第二区域II中，第二器件间隔离绝缘层114可以形成为直接接触第二绝缘衬里132、第二应力衬里134和第二间隙填充绝缘层136。

根据一些实施例，为了形成第一器件间隔离绝缘层112和第二器件间隔离绝缘层114，绝缘层可以形成为填充第一深沟槽DT1和第二深沟槽DT2，并且然后绝缘层的上部表面可以被平坦化，使得多个掩膜图案814被暴露。此时，多个掩膜图案814以及第一间隙填充绝缘层126和第二间隙填充绝缘层136可以被部分去除，并且由此它们的高度被减小。

参考图18I，可以执行凹陷处理，以用于去除多个掩膜图案814(参见图18H)、多个焊盘氧化物层图案812(参见图18H)、第一器件间隔离绝缘层112和第二器件间隔离绝缘层114的部分、第一间隙填充绝缘层126和第二间隙填充绝缘层136的部分、第一应力衬里124和第二应力衬里134的部分、以及第一绝缘衬里122和第二绝缘衬里132的部分，使得多个第一鳍形有源区域F1和第二鳍形有源区域F2的第一上部部分U1和第二上部部分U2的上部表面和侧壁被暴露。

于是，分别暴露第一鳍形有源区域F1和第二鳍形有源区域F2的第一上部部分U1和第二上部部分U2的第一隔离层120和第二隔离层130可以 分别形成在第一区域I和第二区域II中。

根据一些实施例，可以使用干法刻蚀、湿法刻蚀或它们的组合来执行凹陷处理。当执行凹陷处理时，在第一区域I和第二区域II中的第一鳍形有源区域F1和第二鳍形有源区域F2的暴露的第一上部部分U1和第二上部部分U2被暴露于刻蚀气氛和/或随后的清洁气氛，并且由此，暴露的第一上部部分U1和第二上部部分U2的部分通过刻蚀、氧化和/或清洁而从其外部表面去除。因此，如图18I所示，第一鳍形有源区域F1和第二鳍形有源区域F2的上部部分U1和U2可以具有减小的宽度。尤其是，随着在凹陷处理期间从图18H的生成的结构中去除的第一区域I和第二区域II中的不必要层的量增加，暴露的第一鳍形有源区域F1和第二鳍形有源区域F2的第一上部部分U1和第二上部部分U2的面积增大，并且因此，第一鳍形有源区域F1和第二鳍形有源区域F2的顶部部分可以在凹陷处理期间比其底部部分更长地被暴露于刻蚀气氛。从而，由于刻蚀气氛而损失的第一鳍形有源区域F1和第二鳍形有源区域F2的上部部分的量可以在朝向第一鳍形有源区域F1和第二鳍形有源区域F2的上部部分的顶部部分的方向上增加，并且因此，在凹陷处理之后获得的第一上部部分U1和第二上部部分U2的宽度可以在朝向上部部分U1和U2的顶部部分的方向上减小。

在一些实施例中，第一上部部分U1的侧壁可以在坡度上具有变化，如图18I所示。第一上部部分U1的侧壁可以具有邻近第一上部部分U1的顶部处的第一坡度，该第一坡度比邻近多个第一隔离层120处的第二坡度更陡。在一些实施例中，第二上部部分U2的侧壁也可以在坡度上具有变化，如图18I所示。第二上部部分U2的侧壁可以具有邻近第二上部部分U2的顶部处的第三坡度，该第三坡度比邻近多个第二隔离层130处的第四坡度更陡。

根据一些实施例，暴露于第一区域I和第二区域II中的第一鳍形有源区域F1和第二鳍形有源区域F2的第一上部部分U1和第二上部部分U2可以经历杂质离子注入处理，以用于阈值电压控制。在用于阈值电压控制的杂质离子注入处理期间，作为杂质的硼(B)离子可以被注入到第一区域I和第二区域II中的包括NMOS晶体管的区域中，而作为杂质的磷(P)离子或砷(As)离子可以被注入到第一区域I和第二区域II中的包括PMOS晶体管的区域中。

参考图18J，在第一界面层IF1和第二界面层IF2可以形成在第一区域I和第二区域II中的第一鳍形有源区域F1和第二鳍形有源区域F2的相应的暴露的表面上之后，依次覆盖多个第一鳍形有源区域F1的第一上部部分U1(参见图18I)的第一栅极绝缘层142和第一栅极152可以形成在第一区域I中，依次覆盖多个第二鳍形有源区域F2的第二上部部分U2(参见图18I)的第二栅极绝缘层144和第二栅极154可以形成在第二区域II中，以及第一源极/漏极区域162和第二源极/漏极区域164(参见图1A)可以分别形成在多个第一鳍形有源区域F1和第二鳍形有源区域F2中的、第一栅极152的两侧和第二栅极154的两侧。以这种方式，可以制造图1C的IC器件100A。

根据一些实施例，第一栅极152和第二栅极154可以利用RPG处理形成。多个第一鳍形有源区域F1和第二鳍形有源区域F2的第一上部部分U1和第二上部部分U2可以分别是沟道区域CH1和CH2。

根据上面参考图18A至图18J描述的制造IC器件100A的方法，包括具有不同应力的第一应力衬里124和第二应力衬里134的第一隔离层120和第二隔离层130可以利用简化的工艺形成在第一区域I和第二区域II中，并且由此可以容易获得根据形成在第一区域I和第二区域II中的多个沟道区域CH1和CH2的导电类型而独立地提高载流子迁移率的IC器件。

虽然制造图1C的IC器件100A的方法被参考图18A图18J示出并且描述，但是具有在本说明书中描述的各种结构的IC器件可以利用各种方法制造，其中，在本发明概念的范围内，图18A至图18J的方法被修改和改变为上述各种方法。

例如，为了形成图1A和图1B的IC器件100、图2的IC器件100B以及图3的IC器件100C，在上面参考图18D描述的处理期间，第一应力衬里124的厚度可以被调整，或者在上面参考图18E描述的处理期间，第二应力衬里134的厚度可以被调整。

图19A至图19C是示出根据本发明概念的一些实施例的制造IC器件的方法的横截面图。

参考图19A，在多个第一鳍形有源区域F1和第二鳍形有源区域F2利用上面参考图18A和18B描述的方法形成之后，分别填充多个第一鳍形有源区域F1之间的空间以及多个第二鳍形有源区域F2之间的空间的第一初 级隔离层820和第二初级隔离层830可以利用上面参考图18C至图18F所描述的方法形成，并且掩膜图案840可以形成在第一初级隔离层820和第二初级隔离层830上。

根据一些实施例，第一初级隔离层820可以具有其中层叠有图18F的第一绝缘衬里122、第一应力衬里124和第一间隙填充绝缘层126的结构。第二初级隔离层830可以具有其中层叠有图18F的第一绝缘衬里132、第一应力衬里134和第一间隙填充绝缘层136的结构。

参考图19B，多个焊盘氧化物层图案812中的一些、多个掩膜图案814中的一些、第一鳍形有源区域F1和第二鳍形有源区域F2中的一些以及第一初级隔离层820和第二初级隔离层830中的一些可以通过利用掩膜图案840作为刻蚀掩膜的各向异性刻蚀来去除，类似于上面参考图18G描述的方法，由此形成第一深沟槽DT1和第二深沟槽DT2。

在第一深沟槽DT1和第二深沟槽DT2被形成的同时，在第一初级隔离层820和第二初级隔离层830可以在多个第一沟槽T1和多个第二沟槽T2之中的邻近第一深沟槽DT1和第二深沟槽DT2的第一沟槽T1和第二沟槽T2内被刻蚀并且然后衬底110开始从第一沟槽T1和第二沟槽T2的下部表面处开始被刻蚀时，衬底110的刻蚀暂时不仅垂直地并且水平地进行，这是由于要被刻蚀的层发生改变。从而，衬底110的一部分和第一初级隔离层820和第二初级隔离层830的一些部分可以类似于各向异性刻蚀而被刻蚀。从而，第一初级隔离层820和第二初级隔离层830的一些部分可以被水平地消耗，并且邻近第一深沟槽DT1和第二深沟槽DT2的第一沟槽T1和第二沟槽T2可以变得更陡。

参考图19C，在保留在图19B的生成的结构上的掩膜图案840的一部分被去除之后，第一绝缘层112A和第二绝缘层114A可以形成，以填充第一深沟槽DT1和第二深沟槽DT2。

第一绝缘层112A和第二绝缘层114A可以分别对应于图18H的第一器件间隔离绝缘层112和第二器件间隔离绝缘层114。

此后，可以执行上面参考图18I和图18J描述的处理。

根据一些实施例，图4A至图7的IC器件200、200A、200B、200C和200D可以通过在本发明概念的精神内向上面参考图19A至图19C描述的方法应用各种修改和改变来形成。

例如，在形成图5的IC器件200B和图6的IC器件200C的处理中，第一应力衬里124和224的厚度可以被调整，或者第二应力衬里134和234的厚度可以被调整，类似于图2的IC器件100B和图3的IC器件100C的上面的描述。

在用于形成图7的IC器件200D的处理中，直到用于形成第一深沟槽DT1和第二深沟槽DT2的处理的处理可以根据上面参考图18A至图18G所描述的方法来执行。在这种情况下，类似于上面参考图19B描述的原理，在用于形成第一深沟槽DT1和第二深沟槽DT2的刻蚀处理被执行的同时，在多个第一沟槽T1和多个第二沟槽T2之中的邻近第一深沟槽DT1和第二深沟槽DT2的第一沟槽T1和第二沟槽T2内的第一隔离层120和第二隔离层130可以被刻蚀并且然后衬底110开始在第一沟槽T1和第二沟槽T2的下部表面处被刻蚀时，衬底110的刻蚀暂时不仅垂直地并且水平地进行。由此，在邻近第一深沟槽DT1和第二深沟槽DT2的第一沟槽T1和第二沟槽T2内的第一应力衬里224E和第二应力衬里234E的部分以及第一间隙填充隔离层226和第二间隙填充隔离层236的部分可以被去除。于是，在第一器件间隔离绝缘层112和第二器件间隔离绝缘层114可以在第一深沟槽DT1和第二深沟槽DT2内形成之后，可以获得其中剩余的第一应力衬里224E和第二应力衬里234E可以与第一器件间隔离绝缘层112和第二器件间隔离绝缘层114间隔的生成的结构。

邻近第一深沟槽DT1和第二深沟槽DT2的第一沟槽T1和第二沟槽T2与第一器件间隔离绝缘层112和第二器件间隔离绝缘层114之间的边界表面在图7中为了解释方便而示为直线。然而，由于第一器件间隔离绝缘层112和第二器件间隔离绝缘层114通过第一沟槽T1和第二沟槽T2的下部部分被部分地引入到邻近第一深沟槽DT1和第二深沟槽DT2的第一沟槽T1和第二沟槽T2内的空的空间内，所以第一沟槽T1和第二沟槽T2与第一器件间隔离绝缘层112和第二器件间隔离绝缘层114之间的边界表面可以具有延伸到第一沟槽T1和第二沟槽T2内部的非线性形状。

在用于形成图8A和图8B的IC器件300和300A的处理中，可以使用各种处理，其中，上面参考图18A至图18J和图19A至图19C描述的方法可以在本发明概念的精神内被修改和改变为上述各种处理。尤其是，在如上面参考图18C描述的形成第一绝缘衬里122和第二绝缘衬里132的处 理中，氧化条件可以被控制，使得在第一沟槽T1和第二沟槽T2中的每个的下部表面的侧部上获得的氧化物层可以比在第一沟槽T1和第二沟槽T2中的每个的进口的侧部上获得的氧化物层更厚。从而，图8A和图8B的第一绝缘衬里122A和222A以及第二绝缘衬里132A和232A可以被形成。例如，在第一沟槽T1和第二沟槽T2中的每个的进口的侧部上的第一沟槽T1和第二沟槽T2中的每个的一部分可以比在第一沟槽T1和第二沟槽T2中的每个的下部表面的侧部上的第一沟槽T1和第二沟槽T2中的每个的一部分薄。在这种情况下，虽然第一鳍形有源区域F1和第二鳍形有源区域F2的相应暴露表面被热氧化持续相同的时间段，但是与第一沟槽T1和第二沟槽T2的进口的侧部相比，氧化物层在窄空间内从第一沟槽T1和第二沟槽T2的下部表面起生长，并且氧化物层从第一沟槽T1和第二沟槽T2中的每个的下部表面起的生长以及氧化物层从其侧壁起的生长可以在第一沟槽T1和第二沟槽T2中的每个的下部部分中同时地进行。从而，形成在限定相对窄空间的第一沟槽T1和第二沟槽T2中的每个的下部表面的侧部上的氧化物层的厚度可以大于形成在限定相对宽空间的第一沟槽T1和第二沟槽T2中的每个的进口的侧部上的氧化物层的厚度。

图9的IC器件300B可以利用形成图8A和图8B的IC器件300和300A的前述方法、形成图7的IC器件200D的前述方法形成，或者可以使用下述各种方法，其中，这三种方法在本发明概念的范围内被修改和改变为上述各种方法。

在形成图10的IC器件300C的方法中，在用于形成第一沟槽T1和第二沟槽T2内的第一应力衬里和第二应力衬里224E、234E、324和334的沉积过程期间，可以控制台阶覆盖特性，使得与第一沟槽T1和第二沟槽T2的进口中相比，沉积在第一沟槽T1和第二沟槽T2的相对深的部分中不太平滑地进行。由此，如图10所示，可以获得这样的结构，其中，每个内部第一隔离层220I包括在第一区域I中的两个单独的第一应力衬里324，并且每个内部第二隔离层230I包括两个单独的第二应力衬里334。

虽然上面已经描述了根据本发明概念的实施例的制造IC器件的一些示例性方法，但是本领域普通技术人员将理解到图1A至图10的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B和300C，具有从图1A至图10的IC器件100、100A、 100B、100C、200、200A、200B、200C、200D、300、300A、300B和300C的结构修改的各种结构的IC器件、图11A至图17C的IC器件400、400A、400B、500、500A、500B和700以及具有从图11A至图17C的IC器件400、400A、400B、500、500A、500B和700的结构修改的各种结构的IC器件可以通过在本发明概念的精神内向上述方法应用各种修改和改变来制造。

包括具有3D结构沟道的FinFET的IC器件及制造IC器件的方法已经在上面参考图1A至图19C进行了描述，但是本发明概念的实施例不限于此。例如，本领域普通技术人员将理解到的是，包括具有根据本发明概念的特征的平面MOSFET的IC器件以及制造该IC器件的方法可以通过不背离上述发明概念的精神做出的各种修改和改变来提供。

图20是根据本发明概念的一些实施例的电子装置1000的框图。

参考图20，电子装置1000可以包括逻辑区域1010和存储器区域1020。

逻辑区域1010可以包括各种类型的逻辑单元，包括诸如晶体管和寄存器的多个电路元件来作为诸如计数器和缓冲器的执行期望逻辑功能的标准单元。逻辑单元例如可以构成AND、NAND、OR、NOR、异或(XOR)、异或非(XNOR)、反相器(INV)、加法器(ADD)、缓冲器(BUF)、延迟器(DLY)、滤波器(FILL)、乘法器(MXT/MXIT)、OR/AND/INVERTER(OAI)、AND/OR(AO)、AND/OR/INVERTER(AOI)、D触发器、复位触发器、主从触发器、或者锁存器。然而，上述单元仅为示例，并且根据本发明概念的逻辑单元不限于上述单元。

存储器区域1020可以包括SRAM、DRAM、MRAM、RRAM和PRAM中的至少一个。

逻辑区域1010和存储器区域1020中的至少一个可以包括图1A至图17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的结构在本发明概念的精神内被修改和改变为其的各种结构的IC器件中的至少一个。

图21是根据本发明概念的一些实施例的存储器模块1400的平面图。

存储器模块1400可以包括模块衬底1410和附接到模块衬底1410的多个半导体芯片1420。

半导体芯片1420可以包括根据本发明概念的IC器件。半导体芯片1420可以包括图1A至图17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的结构在本发明概念的精神内被修改和改变为其的各种结构的IC器件中的至少一个。

配装到母版的插座中的连接单元1430可以布置在模块衬底1410的一侧上。陶瓷去耦电容器1440可以布置在模块衬底1410上。存储器模块1400不限于图21所示的配置并且可以按照各种形式被制造。

图22是根据本发明概念的一些实施例的显示驱动器IC(DDI)1500和包括DDI 1500的显示装置1520的示意性框图。

参考图22，DDI 1500可以包括控制器1502、电源电路1504、驱动器块1506和存储器块1508。控制器1502接收并且解码由主处理单元(MPU)1522应用的命令，并且控制DDI 1500的块，以完成与该命令相对应的操作。电源电路1504响应于控制器1502的控制产生驱动电压。驱动器块1506响应于控制器1502的控制、利用由电源电路1504产生的驱动电压来驱动显示面板1524。显示面板1524可以是液晶显示面板或等离子体显示面板。存储器块1508暂时存储输入到控制器1502的命令或者由控制器1502输出的控制信号，或者存储必要的数据。存储器块1508可以包括诸如RAM或ROM的存储器。电源电路1504和驱动器块1506中的至少一个可以包括图1A至图17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的结构在本发明概念的精神内被修改和改变为其的各种结构的IC器件中的至少一个。

图23是根据本发明概念的一些实施例的COMS逆变器1600的电路 图。

CMOS逆变器1600可以包括CMOS晶体管1610。CMOS晶体管1610可以包括连接在电源端子Vdd和接地端子之间的PMOS晶体管1620和NMOS晶体管1630。CMOS晶体管1610可以包括图1A至图17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的结构在本发明概念的精神内被修改和改变为其的各种结构的IC器件中的至少一个。

图24是根据本发明概念的一些实施例的CMOS SRAM 1700的电路图。

CMOS SRAM 1700可以包括一对驱动晶体管1710。两个驱动晶体管1710中的每个可以包括连接在电源端子Vdd和接地端子之间的PMOS晶体管1720和NMOS晶体管1730。CMOS SRAM 1700可以进一步包括一对传输晶体管1740。传输晶体管1740的源极可以交叉连接到PMOS晶体管1720和NMOS晶体管1730的公共节点，这构成驱动晶体管1710。电源端子Vdd可以连接到PMOS晶体管1720的源极，并且接地端子可以连接到NMOS晶体管1730的源极。字线WL可以连接到传输晶体管1740的栅极，并且位线BL和反相位线可以分别连接到传输晶体管1740的漏极。

CMOS SRAM 1700的驱动晶体管1710和传输晶体管1740中的至少一个可以包括图1A至图17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的结构在本发明概念的精神内被修改和改变为其的各种结构的IC器件中的至少一个。

图25是根据本发明的一些实施例的CMOS NAND电路1800的电路图。

CMOS NAND电路1800可以包括一对CMOS晶体管，不同输入信号被传输到该对CMOS晶体管上。CMOS NAND电路1800可以包括图1A 至图17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的结构在本发明概念的精神内被修改和改变为其的各种结构的IC器件中的至少一个。

图26是根据本发明概念的一些实施例的电子系统1900的框图。

电子系统1900可以包括存储器1910和存储器控制器1920。存储器控制器1920控制存储器1910，以响应于主机1930的要求来执行从存储器1910的数据读出和/或向存储器1910的数据写入。存储器1910和存储器控制器1920中的至少一个可以包括图1A至图17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的结构在本发明概念的精神内被修改和改变为其的各种结构的IC器件中的至少一个。

图27是根据本发明概念的一些实施例的电子系统2000的框图。

电子系统2000可以包括控制器2010、输入/输出(I/O)设备2020、存储器2030以及接口2040，它们通过总线2050彼此连接。

控制器2010可以包括微处理器、数字信号处理器和类似于这些装置的处理装置中的至少一个。I/O器件2020可以包括键区、键盘和显示器中的至少一个。存储器2030可以存储由控制器2010执行的命令。例如，存储器2030可以存储用户数据。

电子系统2000可以形成无线通信装置或者能够在无线环境下传输和/或接收信息的装置。接口2040可以通过无线接口实现，以有助于电子系统2000通过无线通信网络传输/接收数据。接口2040可以包括天线和/或无线收发器。根据一些实施例，电子系统2000可以被用于第三代通信系统的通信接口协议，例如，码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝(NADC)、扩展时分多址(E-TDMA)和/或宽带码分多址(WCDMA)。电子系统2000可以包括图1A至图17C的IC器件100、 100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的结构在本发明概念的精神内被修改和改变为其的各种结构的IC器件中的至少一个。

上面公开的主题将被认为是说明性的而非限制性的，并且所附的权利要求书意在覆盖落入本发明概念的真实精神和范围内的所有这种修改、加强和其他实施例。从而，在法律允许的最大程度上，该范围应该通过如下权利要求及其等价物的最宽可允许解释来确定，并且不应被前面的详细描述约束或限制。