一种检测连接栅极的首层金属块刻蚀不足缺陷的方法与流程

本发明涉及集成电路制造领域，尤其涉及一种利用多晶硅(poly)测试模块检测连接栅极的首层金属块刻蚀不足缺陷的方法。

背景技术：

随着集成电路工艺的发展以及关键尺寸按比例缩小，半导体工艺也越来越复杂，静态随机存储器(Static Random Access Memory，简称SRAM)区的不同位置都可能出现各种不同类型的系统性缺陷。比如，在后段铜工艺的首层金属块(M1)刻蚀工艺中会发生刻蚀不足的缺陷，由于局部定位(loading)的差异，连接前段工艺形成的多晶硅栅极(poly gate，简称PG)的金属块位置，是产生刻蚀不足缺陷的位置之一。

请参阅图1，图1为现有技术中多晶硅栅接触孔上首层金属刻蚀不足缺陷的效果图与失效分析示意图。如图1所示，在产品合格率检测时发现的由于多晶硅栅极金属块刻蚀不足问题所引起的失效情况，是提升产品合格率的一大杀手。

请参阅图2和图3，图2为现有技术中6T SRAM结构在首层金属刻蚀工艺与金属平坦化工艺后的常规影像示意图；图3为现有技术中6T SRAM结构的有源区图形与多晶硅栅图形连接关系(有缺陷)示意图。如图2所示，由于此类缺陷的厚度非常小，对此类缺陷的检测非常困难；如图3所示，在刻蚀工艺之后，光学扫描无法检测到如此薄的刻蚀不足问题，在金属填充后，由于其处在本身就不导通的多晶硅栅(PG)接触孔(W)上，无法通过电子束缺陷扫描仪(E-beam)进行电压衬度(VC)的检测。

技术实现要素：

为了克服以上问题，本发明旨在提供一种检测连接栅极的首层金属块间刻蚀不足缺陷的方法，其可以通过电子束缺陷扫描仪(E-beam)实现对此类刻蚀不足缺陷的检测。

为实现上述目的，本发明的技术方案如下：

本发明提供一种检测连接栅极的首层金属块间刻蚀不足缺陷的方法，其包括：

步骤S1：在测试模块区域建立多晶硅测试模块的图形，所述多晶硅测试模块的图形工艺包括有源区图形工艺、多晶硅栅图形工艺、接触孔图形工艺和首层金属互连层图形工艺的形成，其中，所述有源区图形、接触孔图形和首层金属互连层图形的结构与连接状况，采用与被检测产品相同的SRAM结构和连接状况；

步骤S2在测试模块区域通过调整多晶硅栅图形以及通过离子注入工艺使所有接触孔变成导通状况；

步骤S3：在进行晶圆流片到所述金属互连层填金属并平坦化步骤后，应用电子束缺陷扫描仪进行检测。

优选地，所述步骤S2中调整多晶硅栅图形的结构为将作为栅极的多晶硅延长实现与所述接触孔等电位。

优选地，所述步骤S2中的离子注入工艺为在整个多晶硅测试模块进行blanket的PMOS/NWELL IMP离子注入。

优选地，所述步骤S3具体为：在所述金属互连层填铜并平坦化步骤后应用电子束缺陷扫描仪的正电势模式下进行多晶硅栅的首层金属块刻蚀不足缺陷检测。

优选地，所述步骤S2中通过离子注入工艺为在整个多晶硅测试模块进行光阻空白区(blanket)的NMOS/PWELL IMP离子注入。

优选地，所述步骤S3具体为：在所述金属互连层填铜并平坦化步骤后应用电子束缺陷扫描仪的负电势模式下进行多晶硅栅的首层金属块刻蚀不足缺陷检测。

优选地，所述步骤S2中通过离子注入工艺为在整个多晶硅测试模块进行无P/N结的源/漏与WELL离子注入。

优选地，所述步骤S3具体为：在所述金属互连层填铜并平坦化步骤后应用电子束缺陷扫描仪的正电势或负电势模式下进行多晶硅栅的首层金属块刻蚀不足缺陷检测。

从上述技术方案可以看出，本发明的检测连接栅极的首层金属块刻蚀不足缺陷的方法应用如下技术原理，参考被检测产品的SRAM结构构建多晶硅测试模块，调整多晶硅栅图形的结构，在测试模块区域通过调整所述多晶硅栅图形使所有接触孔变成导通状况；以及通过离子注入工艺实现PG M1的导通状态，在测试模块区域使所有接触孔变成导通状况，并在填铜平坦化后应用电子束缺陷扫描仪进行检测。

也就是说，本发明能有效地检测此类刻蚀不足缺陷的问题，其应用在线监控的方法，为缺陷的解决提供了数据指标，为工艺窗口优化提供数据参考，同时也为半导体在线制造与产品合格率的提升提供了有效的保障。

附图说明

图1为现有技术中多晶硅栅接触孔上首层金属刻蚀不足缺陷的效果图与失效分析示意图

图2为现有技术中6T SRAM结构在首层金属刻蚀工艺与金属平坦化工艺后的常规影像示意图

图3为现有技术中6T SRAM结构的有源区图形与多晶硅栅图形连接关系(有缺陷)示意图

图4为本发明在线检测多晶硅栅的首层金属块刻蚀不足缺陷方法的流程示意图

图5为本发明实施例中多晶硅测试模块结构中多晶硅栅极与首层金属块(PG M1)的结构连接示意图

图6为本发明实施例中多晶硅测试模块结构中PG M1的等效结构连接示意图

图7为6T SRAM中PG M1的结构连接关系(左图)和本发明实施例中多晶硅测试模块结构中的有源区图形与多晶硅栅图形连接关系(右图)的比较示意图

图8为本发明实施例中四种多晶硅测试模块结构离子注入方式示意图

图9为6T SRAM结构(左图)和本发明实施例中多晶硅测试模块结构(右图)进行首层金属互连层填钨并平坦化(CTW CMP)工艺后，应用电子束缺陷扫描仪进行检测，得到的E-beam影像比较示意图

具体实施方式

体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。

以下结合附图，通过具体实施例对本发明的在线检测多晶硅栅的首层金属块刻蚀不足缺陷的方法作进一步详细说明。需要说明的是，本发明可以应用在55nm、40nm和<＝28nm节点中，在本发明的实施例中，为了方便叙述起见，所采用的SRAM结构以6TSRAM结构为例。

请参阅图4，图4为本发明在线检测多晶硅栅的首层金属块刻蚀不足缺陷方法的流程示意图，如图所示，该方法的形成步骤可以包括：

步骤S1：在测试模块区域建立多晶硅测试模块的图形，多晶硅测试模块的图形工艺包括有源区图形工艺、多晶硅栅图形工艺、接触孔图形工艺和首层金属互连层图形工艺的形成，其中，有源区图形、接触孔图形和首层金属互连层图形的结构与连接状况，采用与被检测产品相同的6T SRAM结构和连接状况。

从上述步骤可知，步骤S1也就是使在测试模块区域建立的多晶硅测试模块的图形能真实地反应被检测产品相同或相似的6T SRAM结构和连接状况，使被检测产品未涉及到更改图形；虽然在后续的步骤中在测试模块区域建立的多晶硅测试模块的图形会发生一些改变，但被检测产品所涉及的工艺步骤与被检测产品的工艺步骤完全匹配和兼容。

步骤S2调整多晶硅栅图形的结构，在测试模块区域通过调整多晶硅栅图形以及离子注入工艺使所有接触孔变成导通状况。

请参阅图5和图6，图5为本发明实施例中多晶硅测试模块结构中PG M1的结构连接示意图，图6为本发明实施例中多晶硅测试模块结构中PG M1的等效结构连接示意图。如图5所示，其多晶硅测试模块结构与常规6T SRAM结构的差异为在作为多晶硅栅的多晶硅测试模块结构被延长，与接触孔(share CT)连接形成等电位。

具体地，在本发明的实施例中，可以用有源区(AA)取代原本作为栅极的多晶硅；那么，如图6所示，这时等效于不导通的多晶硅栅(PG)接触孔(W)变长，在金属填充后，由于有不导通的多晶硅栅(PG)接触孔(W)，就可以通过E-beam进行VC的检测。

请参阅图7，图7为6T SRAM中PG M1的结构连接关系(左图)和本发明实施例中多晶硅测试模块结构中的有源区图形与多晶硅栅图形连接关系(右图)的比较示意图。

步骤S3：在进行晶圆流片到金属互连层填金属并平坦化步骤后，应用电子束缺陷扫描仪进行检测。在M1平坦化工艺步骤中应用电子束缺陷扫描仪检测通孔的刻蚀不足缺陷状况，所应用的电子束扫描仪的扫描条件需要与离子注入(IMP)条件匹配，以使其在正常情况下为导通状况为准。

在本发明的实施例中，多晶硅测试模块的离子注入方法可以分四种情况，请参阅图8，图8为本发明实施例中四种多晶硅测试模块结构离子注入方式示意图。

多晶硅测试模块的离子注入方法之一：

步骤S2中的离子注入工艺为在整个多晶硅测试模块进行blanket的PMOS/NWELL IMP。步骤S3具体为：在首层金属平坦化步骤(M1CMP)后，应用电子束缺陷扫描仪(E-beam)的正电势模式下进行缺陷检测。

请参阅图9，图9为6T SRAM结构(左图)和本发明实施例中多晶硅测试模块结构(右图)进行首层金属互连层填钨并平坦化(CTW CMP)工艺后，应用电子束缺陷扫描仪进行检测，得到的E-beam影像比较示意图。如果检测结果没有导通，则说明存在多晶硅栅的首层金属块刻蚀不足的缺陷，如果检测结果导通，则说明产品合格。

多晶硅测试模块的离子注入方法之二：

步骤S2中通过离子注入工艺实现PG M1的导通状态为在整个多晶硅测试模块进行blanket的NMOS/PWELL IMP离子注入，则多晶硅测试模块结构在钨接触孔平坦化步骤(CTW CMP)后，在E-beam的负电势模式下也均为导通，可以进行光学仪器的缺陷检测。后续的步骤S3具体为：在M1CMP后应用电子束缺陷扫描仪的负电势模式下进行缺陷检测。同理，如果检测结果没有导通，则说明存在多晶硅栅的首层金属块刻蚀不足的缺陷，如果检测结果导通，则说明产品合格。

多晶硅测试模块的离子注入方法之三和之四：

步骤S2中的离子注入工艺为进行整体的无P/N junction的S/D与WELL离子注入等，后续的步骤S3具体为：在M1CMP后应用电子束缺陷扫描仪的负电势模式下进行缺陷检测；即可以同时应用电子束缺陷扫描仪(e-beam)的正负电势扫描模式进行缺陷检测。

综上所述，根据本发明的检测连接栅极的首层金属块刻蚀不足缺陷的方法，在刻蚀工艺之后，可以通过电子束缺陷扫描仪进行VC的检测。

以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。