具有软切换行为的绝缘栅半导体器件的制作方法

本公开总地涉及绝缘栅半导体器件。

背景技术：

仅举几例，绝缘栅半导体器件被广泛地用做在汽车、工业、消费电子或家用电器中的多种类型的电子电路中的电子开关，绝缘栅半导体器件诸如例如igbt（绝缘栅双极型晶体管）或mosfet（金属氧化物半导体场效应晶体管）。igbt是双极型半导体器件，其包括第一导电类型（掺杂类型）的第一发射极区（也称为源极区）、第二导电类型的第二发射极区（也称为漏极区）、第一导电类型的基极区（也称为漂移区）、在第一发射极和基极区之间的第二导电类型的体区（bodyregion）、以及邻近体区并通过栅电介质与体区介电绝缘的栅电极。

igbt可以以两个不同的操作状态操作，即传导状态（导通状态）和阻断状态（截止状态）。在传导状态中，第一发射极区通过体区中的传导沟道将第一导电类型的电荷载流子注射到基极区中，并且第二发射极区将第二导电类型的电荷载流子注射到基极区中。由第一和第二发射极注射到基极区中的这些电荷载流子在基极区中形成电荷载流子等离子体。在阻断状态中，体区中的传导沟道被中断。

当igbt被关断、即从传导状态切换到阻断状态时，耗尽区在体区与基极区之间的pn结处开始扩展到基极区中。通过这样，从基极区去除形成电荷载流子等离子体的电荷载流子。在关断期间，在第一和第二发射极区之间存在电流流动，这是从电荷载流子从基极区的去除（抽出）而导致的。可以被称为电荷载流子抽出电流的该电流最终随着电荷载流子已经被去除或复合而下降到零。该电流的斜率在它趋向于零时限定部件的柔软度。该斜率越陡峭，半导体器件的关断行为（切换行为）越欠“软”。然而，软切换行为是期望的，因为陡峭斜率可能引起在连接到半导体器件的（寄生）电感中的电压过冲，和/或可能引起在其中采用半导体器件的电路中的谐振或振铃。

因此，需要提供具有软切换行为的诸如igbt的绝缘栅半导体器件。

技术实现要素：

一个示例涉及半导体器件。半导体器件包括：多个器件单元，每一个包括体区、源极区、以及邻近体区并通过栅极电介质与体区介电绝缘的栅电极。导电栅极层包括栅电极或者电连接到多个器件单元的栅电极。栅极层电连接到栅极导体，并且包括增加电阻区和降低电阻区中的至少一个。

附图说明

下面参考各图来解释示例。这些图用来图示某些原理，使得仅图示了对于理解这些原理必要的方面。这些图未按比例。在这些图中，相同的附图标记标示类似的特征。

图1示出绝缘栅半导体器件的栅极层的截面的顶视图；

图2示出根据一个示例的整体栅极层的顶视图；

图3示出根据另一个示例的整体栅极层的顶视图；

图4示出包括多个器件单元的igbt的等效电路图；

图5示出根据一个示例的绝缘栅半导体器件的垂直横截面视图；

图6示出根据一个示例的绝缘栅半导体器件的水平横截面视图；

图7示出根据另一个示例的绝缘栅半导体器件的水平横截面视图；

图8示出栅极导体的区中的绝缘栅半导体器件的垂直横截面视图；

图9示出根据另一个示例的绝缘栅半导体器件的垂直横截面视图；

图10示出根据一个示例的栅极层的增加电阻区的垂直横截面视图；

图11示出根据另一个示例的栅极层的增加电阻区的垂直横截面视图；

图12-18示出根据不同示例的栅极层的截面的顶视图；

图19a-19c示出根据一个示例的用于产生栅极层的方法；

图20a-20f示出根据另一个示例的用于产生栅极层的方法；

图21a-21b示出根据另一个示例的用于产生栅极层的方法；

图22a-22b示出根据又另一个示例的用于产生栅极层的方法；以及

图23示出实现为发射极切换的晶闸管的绝缘栅半导体器件的垂直横截面视图。

具体实施方式

在下面的详细描述中，参考附图。这些图形成描述的一部分并且作为说明示出其中可以实践本发明的特定实施例。将理解的是，本文中描述的各种实施例的特征可以与彼此组合，除非具体地另有说明。

图1示出绝缘栅半导体器件的栅极层21的一个截面的顶视图。例如，绝缘栅半导体器件1是igbt（绝缘栅双极型晶体管）或mosfet（金属氧化物半导体场效应晶体管）。栅极层21电连接到栅极导体30，栅极导体30形成或连接到半导体器件的栅极节点g。栅极导体30可以包括栅极焊盘和栅极导体中的至少一个。例如，栅极焊盘用来具有连接到其的接合线，并且栅极流道（runner）用来将栅极层21连接到栅极焊盘。通过接合线，栅极层可以连接到引线框架等。

图2示出总体栅极层21的顶视图。在这个示例中，栅极导体30包括栅极焊盘31，接合线b可以连接到栅极焊盘31。图3示出其中栅极层21连接到栅极流道32的示例，其中栅极流道32连接到栅极焊盘31。栅极流道32可以包围栅极层21，如图3所示，并且用来将与栅极焊盘31分隔开的栅极层21的那些区连接到栅极焊盘31。然而，这仅是示例。也可以使用其他配置。栅极焊盘和栅极流道32可以具有比栅极层21更高的导电性。

半导体器件1包括多个器件单元，其中这些器件单元中的每一个包括在栅极层21下方集成在半导体主体中的有源区。该半导体主体以及因此器件单元在图1中的视图之外。一个器件单元的有源区包括源极区。每一个器件单元的源极区电连接到源极通孔41，源极通孔41通过绝缘层51与栅极层21电绝缘。这些源极通孔41和绝缘层51的水平横截面视图在图5中示意性示出。

栅极层21是导电的。栅极层21可以包括金属和掺杂的多晶半导体材料（诸如多晶硅）中的至少一个。例如，金属包括铝或铜。根据一个示例，栅极层21包括仅一种材料。根据另一个示例，栅极层21包括两种或更多种不同材料。根据一个示例，栅极层21包括层堆叠，其具有至少两个不同的导电层。这些层中的每一个电连接到栅极导体30。

栅极层21的比电阻取决于用于实现栅极层21的材料类型，并且在掺杂多晶材料的情况下，取决于掺杂浓度。根据一个示例，如图1所示，栅极层21包括至少一个增加电阻区22。该增加电阻区22包括具有比栅极层21的基础材料的比电阻更高的比电阻的材料。“基础材料”是邻接增加电阻区22的材料。参考图1，栅极层21可以包括与彼此分隔开的多个增加电阻区22。

图4示出包括栅极层21和多个器件单元的半导体器件的等效电路图。仅仅为了说明的目的，假设半导体器件1是igbt。在图4中，示出了多个igbt电路符号101-10n。这些电路符号中的每一个表示半导体器件的一个器件单元或一组器件单元。器件单元101-10n中的每一个包括栅电极。这些栅电极未在图4中详细示出，但由图4中的电路符号的栅极节点g1-gn表示。栅电极通过电阻器r211-r21n电连接到半导体器件的栅极节点g。图4中所示的栅极节点g表示之前解释的栅极导体30。为了解释的目的，假设如由图4中的电路符号101-10n表示的器件单元与栅极导体不同地分隔开。在该示例中，在晶体管单元与栅极导体之间的距离越大，离右边电路符号越远地布置在图4中。例如，第一晶体管单元101的栅极电阻是r211，其由在晶体管单元101和栅极导体之间的距离产生，第二晶体管单元102的栅极电阻基本上等于第一晶体管单元101的栅极电阻加上由在第一晶体管单元101和第二晶体管单元102之间的距离产生的附加电阻，等等。

此外，每一个器件单元101-10n包括在相应器件单元的栅电极与源极区之间的内在栅源电容c211-c21n。源极区未在图4中示出，但由表示个体器件单元的电路符号的源极节点s1-sn表示。器件单元的源极节点连接到半导体器件的源极节点s。

半导体器件1的操作的一种方式在下面参考图4中所示的等效电路图来解释。半导体器件是电压控制的器件。个体器件单元101-10n中的每一个取决于在栅极节点gi（其中gi标示栅极节点g1-gn中的一个）与对应源极节点si（其中si标示源极节点g1-gn中的一个）之间的电压而接通或切断。该电压在下面被称为内部栅源电压。例如，一个器件单元10i（其中10i标示器件单元101-10n中的一个）在内部栅源电压vgsi的电压电平上升至预定义阈值以上时接通，并且在内部栅源电压vgsi的电压电平下降至预定义阈值以下时切断。在导通状态中，器件单元10i能够传导在源极节点si和漏极节点di之间的电流（其中di标示图4中所示的器件单元的漏极节点d1-dn中的一个），并且在截止状态中，器件单元阻断。个体器件单元101-10n的内部栅源电压vgsi1-vgsn由外部栅源电压vgs限定，外部栅源电压vgs是在半导体器件的栅极节点g和源极节点s之间的电压。一个器件单元10i在相应的内部栅源电压vgsi已经到达阈值电压之后接通，并且在内部栅源电压vgsi已经下降至阈值电压以下之后切断。归因于栅极电阻r211-r21n和栅源电容c211-c21n，在当外部栅源电压vgs越过阈值电压时的时间与当个体器件单元101-10n的内部栅源电压vgs1-vgsi越过阈值时的时间之间以及因此接通或切断之间存在时间延迟。该时间延迟在下面被称为切换延迟。如果栅源电容c211-c21n基本上相等，则栅极电阻r211-r21n越高，切换延迟越长。

在半导体器件1的栅电极（图4中由栅极节点g1-gn表示）与栅极节点g之间的栅极电阻r211-r21n由栅极层21形成。在其中在栅极层中不存在增加电阻区的常规器件中，相应器件单元与栅极导体分隔开越远距离，器件单元的栅极电阻越高。然而，在常规半导体器件中的栅极层的比电阻相当低，使得在个体器件单元的切换延迟中不存在显著差异。然而，在图1中所示的半导体器件1中，个体器件单元的栅极电阻可以被调整，特别地通过提供增加电阻区22来增加。因此，在图1中所示的半导体器件的类型中，接通和切断个体器件单元101-10n的定时（顺序）可以通过提供增加电阻区22来调整。在本文中下面进一步解释该益处。

图5示出根据一个示例的绝缘栅半导体器件1的垂直横截面视图。特别地，图5示出其中定位三个器件单元101、102、10n的区中的半导体主体100的垂直横截面视图。图5中所示的半导体器件1是igbt或mosfet。因此，该半导体器件1的器件单元也可以被称为晶体管单元。

参考图5，每一个器件单元101-10n包括有源区。这些有源区包括源极区11、和邻接源极区11的体区12。栅电极23邻近体区12并通过栅极电介质53与体区12介电绝缘。半导体器件1进一步包括漂移区13和漏极区14，所述漂移区13邻接个体器件单元101、102、10n的体区12，所述漏极区14邻接漂移区13。每一个器件单元的源极区11和体区12电连接到源极通孔41。为此，源极通孔41可以接触在半导体主体100的第一表面101处的体区12和源极区17，如图5中器件单元101中所示的。根据另一个示例，器件单元102中所示，源极通孔41延伸到体区12中。可选地，体区12包括相同掺杂类型的接触区17，但比体区12更高地掺杂且被源极通孔14接触。源极通孔41电连接到源电极40或形成源电极的一部分。源电极40电连接到半导体器件1的源极节点s，或形成半导体器件1的源极节点s。源极节点s在图5中仅示意性图示。源电极40可以被布置在栅极层21上方，并且通过另外的电介质层或绝缘层54与栅极层21介电绝缘。

在图5中所示的示例中，个体器件单元101-10n的栅电极23是沟槽电极。即，栅电极23被布置在半导体主体100的沟槽中。栅极层21被布置在半导体主体100的第一表面101上方，并且通过另外的电介质层或绝缘层52与第一表面101介电绝缘。栅极层21电连接到个体器件单元101-10n的栅电极23。

半导体主体100可以包括常规半导体材料，诸如例如，硅（si）、碳化硅（sic）、砷化镓（gaas）、氮化镓（gan）等等。源极区11是第一掺杂类型（导电类型）的掺杂半导体区，体区12是与第一掺杂类型互补的第二掺杂类型（导电类型）的掺杂区，以及漂移区11具有第一掺杂类型。晶体管器件可以是n型晶体管器件或p型晶体管器件。在n型晶体管器件中，源极区11和漂移区13是n掺杂的，并且体区12是p掺杂的。在p型晶体管器件中，源极区11和漂移区13是p掺杂的，并且体区12是n掺杂的。此外，晶体管器件1可以被实现为mosfet或igbt。在mosfet中，漏极区14具有与源极区11和漂移区13相同的掺杂类型。在igbt中，漏极区14（其也可以被称为发射极或集电极区）具有与源极区11的掺杂类型互补的掺杂类型。可选地，在mosfet中，也在igbt中，与漂移区13相同类型但比漂移区13更高地掺杂的场停止区15可以被布置在漂移区13和漏极区14之间。igbt可以被实现为反向传导（rc）igbt。在这种情况下，半导体器件包括第一掺杂类型（与漂移区13相同掺杂类型）的一个或多个区，其从漏电极51延伸通过漏极区14分别到漂移区13或场停止区15。这些区16经常被称为发射极短接（emittershort）。漏电极51电连接到漏极区14和可选发射极短接16，并且连接到半导体器件的漏极节点或者形成半导体器件1的漏极节点。这样的漏极节点d在图5中仅示意性图示。例如，半导体主体100由硅制成，并且个体有源器件区的掺杂浓度选自以下的掺杂范围：

漂移区13：1e12cm^-3-1e16cm^-3；

场停止区15：1e14cm^-3-1e17cm^-3；

漏极区14和发射极短接16：1e16cm^-3-1e21cm^-3；

体区12：1e15cm^-3-5e17cm^-3；

源极区11和接触区17：1e18cm^-3-1e21cm^-3。

在半导体器件1的水平面中，诸如图5中所示的平面a-a中，个体器件单元101-10n可以具有若干不同形状中的一个。器件单元的形状基本上由栅电极23和体区12的形状限定。图6和7示出根据两个不同示例的在截面平面a-a中的半导体器件1的水平横截面视图。在图6中所示的示例中，个体器件单元101-10n实质上具有矩形形状；即，体区12基本上是矩形的并由栅电极23包围。在图7中所示的示例中，个体器件单元基本上是六边形；即，体区12具有六边形形状并且由栅电极23包围。实现具有矩形或六边形形状的器件单元仅是若干不同示例中的两个。甚至可能的是，在一个半导体主体100中实现具有不同形状的器件单元。

根据图8中所示一个示例，在半导体主体100中在栅极导体30下面省略器件单元。图8示出半导体主体100在栅极导体30的区中的垂直横截面视图。在该示例中，栅极导体30被布置在栅极层21上方，并且通过导电通孔33电连接到栅极层21。例如，栅极层21和栅电极23包括掺杂多晶半导体材料，诸如多晶硅。例如，栅极导体30包括金属，诸如铜或铝。

根据另一个示例，如图9中所示，栅电极23是栅极层21的部分。在该示例中，栅电极23被定位在半导体主体100的第一表面101上方。相同的电介质层可以形成栅极电介质53和电介质层52，栅极电介质53使栅电极23与体区12和源极区11介电绝缘，电介质层52使栅极层21与漂移区13延伸到第一表面101的那些区介电绝缘。

下面参考如图5和9中所示的横截面视图解释igbt中的增加电阻区22的功能性。igbt可以在导通状态和截止状态中操作。在导通状态中，栅源电压（在栅极节点g与源极节点s之间的电压）是使得它引起个体器件单元101-10n的主体区12中的沿着在源极区11与漂移区13之间的栅极电介质53的传导沟道。在导通状态中，当在漏极节点d与源极节点s之间施加电压时，源极区11通过体区12中的传导沟道将第一导电类型（电子或空穴）的电荷载流子注射到漂移区13中，并且漏极区14将相反导电类型的电荷载流子注射到漂移区13中。由源极区11和漏极区14注射的这些电荷载流子形成漂移区13中的电荷载流子等离子体，电荷载流子等离子体在导通状态中确保igbt的低导通电阻。当栅源电压的电压电平是使得体区12中的传导沟道被中断时，igbt切断。在这种情况下，耗尽区（空间电荷区）在体区12与漂移区13之间的pn结处开始扩展到漂移区13中，并且从漂移区13去除电荷载流子等离子体。电荷载流子从漂移区13的该去除提供对在源极节点s和漏极节点d之间流动的电流有贡献的电流。可以被称为电荷载流子抽出电流的该电流最终在电荷载流子已经从漂移区13去除时下降到零。该电流在它趋向于零时的斜率限定部件的柔软度。斜率越高，半导体器件1的切换行为越欠“软”。增加电阻区22使得调整器件单元的切换延迟变得可能，使得个体器件单元不同时切断，并且至少存在比其他器件单元更晚切断的一些器件单元。通过这些更晚切断的器件单元，电流可以仍然流动，同时通过其他器件单元的电流已经降低到零。借此，可以获得igbt的较软的切换行为。应当注意到的是，增加电阻区22不仅增加igbt的柔软度，而且还可以用于增加mosfet中的柔软度。

图10示出根据一个示例的一个增加电阻区22的垂直横截面视图。在这个示例中，增加电阻区22包括凹槽，所述凹槽填充有不同于栅极层21的材料的材料，并且具于比栅极层21的材料更高的比电阻。根据一个示例，凹槽填充有电绝缘材料，例如，氧化物。在如图10中所示的示例中，凹槽完全延伸通过栅极层21。根据图11中所示的另一个示例，凹槽延伸到栅极层21中，但不完全通过栅极层21。

参考上文，通过添加至少一个增加电阻区22，一个或多个器件单元可以具有比其他器件单元更高的栅极电阻。具有更高栅极电阻的以及通过添加增加电阻区22而获得的栅极电阻中的增加的器件单元的位置取决于若干参数，诸如例如，增加电阻区22的数目和它们在栅极层21中的位置。下面参考图12-17解释若干示例。这些图中的每一个示出根据一个示例的栅极层21的区段的水平横截面视图。

图12示出示例，其中栅极层21包括多个增加电阻区22。根据一个示例，个体增加电阻区22基本上是相同的。即，增加电阻区22在水平面中具有相同形状，在栅极层21中具有相同深度，并且包括相同类型的材料。仅为了解释的目的，假设个体增加电阻区22在水平面中基本上是圆形。然而，这仅是示例，也可以使用其他形状，诸如矩形形状、多边形形状等等。在图12中所示的示例中，栅极层12中的增加电阻区22的密度（浓度）在栅极层21中随着到栅极导体30的距离的增加而增加。即，如果有人比较栅极层21的相同大小的两个区（一个区比另一个区从栅极层21到栅极导体30的距离更大），则在到栅极导体30更大距离的区中，比在到栅极导体30更近的区中存在更大增加电阻区。

在图13中所示的示例中，存在布置在单元区域的第一区110与第二区120之间的多个增加电阻区22。“单元区域”是其中集成器件单元的半导体主体100的区。从这些区110、120，第一区110比第二区120更靠近栅极导体30。通过在第一区110与第二区120之间提供增加电阻区22，定位在第二区120中的器件单元具有比布置在第一器件区中的器件单元更高的栅极电阻。

在图14中所示的示例中，存在包括多个增加电阻区22的栅极层21的区130，而包围区130的区140没有包括增加电阻区22。在该示例中，基本上，在具有增加电阻区22的区120下方的器件单元具有比在周围区140中的那些器件单元更高的栅极电阻。

在图15中所示的示例中，布置多个增加电阻区22，使得它们被定位在包围栅极层21的区150的环上。由如通过分隔开的高电阻区150限定的环包围的栅极层的区150包括多个源极通孔41。定位在区150下方的器件单元（即，具有它们在区150中的相应源极通孔的器件单元）具有比定位在环状结构外部的区下方的器件单元更高的栅极电阻，所述环状结构由增加电阻区22限定。在该示例中，由增加电阻区22限定的环基本上是矩形的。然而，这仅是示例。也可以使用其他类型的环，诸如圆形环、电环等等。

在图16中所示的示例中，栅极层21包括两个增加电阻区22，两个增加电阻区22限定在栅极层21的区160周围的具有两个开口22’的环。该环状结构的“开口”是其中电阻没有增加的区，即，其中比电阻等于基础材料的比电阻的区。在该示例中，该环基本上是矩形的。然而，这仅是示例。也可以使用其他类型的环，诸如圆形环、椭圆形环等等。此外，在环中提供两个开口仅是示例。根据另一个示例，存在仅一个增加电阻区22，仅一个增加电阻区22限定具有仅一个开口的环，根据另一个示例，存在多于两个的增加电阻区22，多于两个的增加电阻区22限定具有多个两个开口的环。在该示例中，定位在由环包围的栅极层区160下方的器件区具有比定位在由至少一个增加电阻区限定的环外部的栅极层区下方的那些器件单元更高的栅极电阻。

图17示出对图13中所示的示例的修改。在该示例中，存在布置在第一区170与第二区180之间的两个基本上纵向的增加电阻区22。第一区170比第二区180更靠近栅极导体30。两个纵向的增加电阻区22彼此分隔开，由此在增加电阻区中限定“开口”。根据另一个示例，存在三个或更多个增加电阻区22。在该示例中，定位在第二区180下方的器件单元具有比定位在第一区170下方的那些器件单元更高的栅极电阻。

图18示出根据另一个示例的栅极层21的水平横截面视图。在该示例中，栅极层21包括降低电阻区24。该降低电阻区24被定位在多个器件单元上方，在图18中仅示出来自所述多个器件单元的源极通孔。在该示例中，定位在降低电阻区24下方的那些器件单元基本上同时接通和切断，而定位在该区24外部的器件单元在它们被定位为离栅极导体30越近时切换越快，或者在它们被定位为离栅极导体30更远距离时切换越慢。例如，栅极层21包括掺杂多晶半导体材料，其中在降低电阻区24中的掺杂浓度比在降低电阻区24外部的那些区中更高。

图19a-19c示出用于产生增加电阻区22的方法的一个示例。图19a-19c示出在不同处理步骤期间（之后）的晶体管器件的垂直横截面视图。在该方法中，在已经产生栅极层21、源极区11和体区12之后但在产生源极通孔之前形成增加电阻区22。

参考图19a，方法包括在栅极层21上形成刻蚀掩模200。如图19b中所示，通过使用刻蚀掩模200，在栅极层21中形成凹槽201。凹槽201可以完全通过栅极层21，如图19b中所示。根据另一个示例，栅极层21的区段保留在凹槽201的底部下方（未在图19b中示出）。参考图19c，方法进一步包括用不同于栅极层21的材料的材料填充凹槽201，以便形成增加电阻区22。根据一个示例，填充凹槽201，并且通过在栅极层21上方形成电介质层54来形成增加电阻区22。在这种情况下，填充凹槽并形成增加电阻区22的材料是与电介质层54的材料相同的。

在图19a-19c中所示的示例中以及在之前解释的示例中，增加电阻区的大小小于一个器件单元的大小，其中一个器件单元的大小实质上由体区12的大小给出。然而，这仅是示例。根据另一个示例，像图18中所示的降低电阻区23的增加电阻区覆盖若干器件单元。参考图19a-19b，这可以通过使用具有较大开口的刻蚀掩模来获得。为了从图19c中所示的结构获得如图5中所示的器件结构，方法可以进一步包括（未示出）：通过刻蚀穿过在源极区和体区11、12上方的电介质层54、栅极层21和电介质层52的沟槽来形成源极通孔41，至少在栅极层21上的这些沟槽的侧壁上形成电介质层，以及形成源电极40和源极通孔41。形成源电极40和源极通孔41可以包括沉积电极层，所述电极层填充沟槽以便形成源极通孔41，并覆盖电介质层54以便形成源电极40。

图20a-20f示出用于产生增加电阻区22的方法的另一个示例，其中图20a-20f每一个示出在处理步骤期间或之后的半导体主体100的垂直横截面视图。在该方法中，在产生体区12和源极区11之前已经产生栅极层21。图20a示出在形成具有栅电极23、栅极电介质53、栅极层21和电介质层52的栅极结构之后的半导体主体100，所述电介质层52将栅极层21与半导体主体100分离。

参考图20b，方法包括在其中将形成源极区和体区的半导体主体100的那些区上方的栅极层21和电介质层52中形成沟槽212。那些沟槽212在下面被称为注入沟槽。此外，方法包括形成至少一个高电阻区的凹槽201。形成注入沟槽212包括在栅极层21上形成刻蚀掩模210，并且刻蚀穿过栅极层21和电介质层向下至不被刻蚀掩模210覆盖的那些区中的半导体主体100的第一表面101。通过使用相同的刻蚀掩模210和用于形成注入沟槽212的相同的刻蚀处理，可以形成至少一个高电阻区的凹槽201。在这种情况下，凹槽201可以与注入沟槽212一样深，并且因此，可以延伸到半导体主体的第一表面101。

参考图20c，方法进一步包括通过经由注入沟槽212将第一掺杂类型和第二掺杂类型的掺杂剂原子注入到半导体主体100中来形成体区和源极区12、11。根据一个示例，首先，形成体区12的第二掺杂类型的掺杂剂原子被注入并扩散并在温度过程中激活，并且然后，形成源极区11的第一掺杂类型的掺杂剂原子被注入并在温度过程中激活。可以在已经去除刻蚀掩模210之后（如图20b所示）或在去除刻蚀掩模210之前（未示出）注入掺杂剂原子。

在上面解释的注入处理中，存在若干选项来防止掺杂剂原子经由凹槽201注入到半导体主体100中。这些选项中的两个在图20c中图示，并在下面进行解释。

根据一个示例，在注入处理之前，在凹槽201中形成诸如抗蚀剂层的保护层220。这样的保护层220防止掺杂剂原子经由凹槽201注入到表面101中。

根据另一个示例，电介质层52更厚，或者在其中没有形成源极区和体区11、12的半导体主体100的那些区中存在附加于电介质层52的另一个电介质层55。被定位在栅极层21和漂移区13之间的该更厚的电介质层52或附加的电介质层55帮助减小晶体管器件的栅漏电容。如果存在这样的更厚的电介质层52或附加层55，则可以形成注入沟槽212和凹槽201，使得注入沟槽212向下延伸到表面101，而凹槽201在电介质层52或电介质层55中停止。在注入处理中，电介质层52或电介质层55防止掺杂剂原子经由凹槽注入到半导体主体100中。

根据又另一个示例，掺杂剂原子被允许经由凹槽201注入到半导体主体100中。参考下面的解释，由此形成在凹槽下方的掺杂区将不连接到源电极，使得它们不影响器件特性。

根据又另一个示例（未示出），以使用两个不同刻蚀掩模的两个不同刻蚀处理来形成注入沟槽212和凹槽201。在使用第一刻蚀掩模的第一刻蚀处理中，刻蚀注入沟槽212和凹槽201中的一个。在使用第二刻蚀掩模的第二刻蚀处理中，刻蚀注入沟槽212和凹槽201中的另一个。在第二刻蚀处理中，第二刻蚀掩模覆盖在第一刻蚀处理中形成的注入沟槽212或凹槽201。在该处理序列中，凹槽201的深度可以独立于注入沟槽212的深度来调整。例如，凹槽201被形成到在电介质层52上或中停止并且与第一表面101分隔开。

参考图20d，方法还包括在栅极层21上、在注入沟槽212中和在凹槽201中形成电介质层54’。在形成电介质层54’之前去除参考图20c解释的可选保护层220。此外，在电介质层54’上形成另一个刻蚀掩模230。通过使用该刻蚀掩模230，源极沟槽231被刻蚀到电介质层54’中，并且可选地，到半导体主体100的表面101中，如图20e中所示的。这些源极沟槽231被刻蚀使得它们在横向方向上与栅极层21分隔开。保留在源极通孔231与栅极层21之间的电介质层54的区段形成电介质层51，电介质层51在完成后的器件中使栅极层21与源极通孔41分离。形成在凹槽201中的电介质层54’的那个区段形成高电阻区22，并且保留在栅极层21的顶部上的那个区段形成电介质层，所述电介质层在完成后的器件中使栅极层21与源电极40分离。参考图20f，方法还包括形成填充源极沟槽的电极层，以便形成具有源极通孔41的源电极40。

在参考图20a-20f解释的方法中，在形成栅电极23和栅极层21之后形成体区12和源极区11。然而，这仅是示例。根据另一个示例，在形成栅电极23和栅极层21之前形成体区11。在这种情况下，在图20c中所示的注入处理中形成仅源极区11。

图21a-21b示出用于形成减小电阻区24的方法的一个示例。参考图21a，该方法包括在栅极层21上方形成注入掩模210，通过注入掩模210中的开口将掺杂剂原子注入栅极层21中，以便形成降低电阻区24。根据一个示例，硒和/或磷离子被注入以降低电阻。参考图21b，在形成降低电阻区23之前在栅极层21上方形成电介质层23。

如果硒用作掺杂剂，则所注入区的电阻随温度增加而降低。这归因于如下的事实：在诸如21℃的低温处，仅一小部分的所注入的硒离子是电活动的，而该一小部分的激活的硒离子随着温度增加而增加。可以示出的是，igbt的切换行为随着温度增加而变得更软（例如，因为漏极区的效率在较高温度处增加）。在较高温度处增加的柔软度增加了切换损耗。在较高温度处至少一些器件单元的栅极电阻的降低使这些器件单元随着温度增加而切换更快。这继而至少部分地抵消切换损耗中的增加。

根据另一个示例，对于形成低电阻区23附加地或可选地，经由完备表面（即没有注入掩模）将硒原子注入到栅极层21中。

图22a-22b示出用于产生降低电阻区23的方法的另一个示例。在该示例中，参考图21a，通过具有带有变化厚度的注入掩模220，以变化的掺杂剂剂量来形成降低电阻区23。与通过具有较低厚度的那些区相比，通过具有较高厚度的注入掩模220的那些区，更少的掺杂剂原子被注入到栅极层21中。参考图22b，在去除注入掩模220之后在栅极层21上形成电介质层54。可替换地，使用不同注入掩模的多个不同注入可以用于改变掺杂，并且因此改变在横向方向上的电阻。使用仅一个注入也是可能和非常灵活的方法，其中使用具有多个开口的掩模，使得在不同位置处，栅极层21的不同百分比的区域不被注入掩模覆盖。

参考图19a-19b、21a-21b和22a-22b解释的方法中的每一个的后面可以是用于形成具有源极通孔41的源电极40的处理步骤。这些处理步骤可以包括形成到达半导体主体100的第一表面101或者到半导体主体100中而达到体区12的沟槽，在这些沟槽的侧壁处在栅极层21上形成电介质层51（见图5和9），用导电材料填充沟槽，以及在电介质层54上形成源电极40。一个处理序列可以用于实现填充沟槽以形成源极通孔41和形成源电极40两者。

具有增加或降低电阻区的栅极层不被局限为实现在如上面解释的igbt或mosfet中，而是也可以实现在具有绝缘栅电极和多个器件单元的任何类型的半导体器件中。这样的其他半导体器件的一个示例是发射极切换的晶闸管。图22示出发射极切换的晶闸管的垂直横截面视图。发射极切换的晶闸管的结构类似于igbt的结构。因此，在下面，解释发射极切换的晶闸管与igbt之间的差异。

图22中所示的发射极切换的晶闸管与诸如图5中所示的igbt的igbt的不同之处在于：在每一个器件单元中，形成igbt中的体区的第一基极区12包括第一发射极区11和另外的发射极区16，第一发射极区11形成igbt中的源极区，另外的发射极区16与第一发射极区11分隔开并且邻接栅极电介质53。另外的发射极区具有与第一发射极区11相同的掺杂类型。第一基极区被布置为使得第一基极区12的区段将另外的发射极区16与第二基极区15分离，第二基极区15形成igbt中的漂移区。在发射极切换的晶闸管的导通状态中，栅电极23在第一基极区12中生成沿着在第一发射极区11与另外的发射极区16之间的栅极电介质的传导沟道，其中另外的发射极区16通过第一基极区12将电荷载流子（例如，如果另外的发射极区16是n掺杂则为电子）注射到第二基极区15中。此外，形成igbt中的漏极区的第二发射极区14注射互补类型的电荷载流子（例如，如果第二发射极区14是p掺杂则为空穴）。