包括第一晶体管和第二晶体管的半导体器件的制作方法

背景技术：

包括适当连接以形成半桥的晶体管的半导体器件通常被用在电力电子学领域中。例如，半桥可被用来驱动电动机或开关模式电源。

正在开发包括形成在一个半导体衬底中的两个晶体管的半导体器件的改进概念。

本发明的一个目标是提供一种包括两个晶体管的半导体器件，该两个晶体管可从半导体衬底的相对水平表面接触。

根据本发明，通过根据独立权利要求的所要求保护的内容来实现上述目标。在从属权利要求中限定进一步的发展。

技术实现要素：

根据一个实施例，一种半导体器件包括在具有第一主表面的半导体衬底中的第一晶体管和第二晶体管。该第一晶体管包括电连接到第一漏极区的第一漏极接触件。该第一漏极接触件包括第一漏极接触部分和第二漏极接触部分。该第一晶体管还包括在第一源极区和第一漏极区之间沿着平行于第一主表面的方向的第一本体区和第一漂移区带，以及在第一主表面中邻近第一本体区的第一栅极沟槽中的第一栅极电极。第二漏极接触部分被设置在半导体衬底的第二主表面处。该第一漏极接触部分包括与第一漏极区直接接触的漏极导电材料。该第一漏极接触部分还包括在漏极导电材料和第二漏极接触部分之间的半导体衬底的第一部分。该第二晶体管包括电连接到第二源极区的第二源极接触件。该第二源极接触件包括第一源极接触部分和第二源极接触部分。该第二晶体管还包括在第二源极区和第二漏极区之间沿着平行于第一主表面的方向的第二本体区和第二漂移区带，以及在第一主表面中邻近第二本体区的第二栅极沟槽中的第二栅极电极。该第二源极接触部分被设置在半导体衬底的第二主表面处。该第一源极接触部分包括与第二源极区直接接触的源极导电材料。该第一源极接触部分还包括布置在源极导电材料和第二源极接触部分之间的半导体衬底的第二部分。

根据另一实施例，一种半导体器件包括在具有第一主表面的半导体衬底中的第一晶体管和第二晶体管。该第一晶体管和第二晶体管具有相同的导电类型。该第一晶体管包括邻近第一主表面的第一源极区和电连接到第一漏极区的第一漏极接触部分。该第二晶体管包括邻近第一主表面的第二漏极区和电连接到第二源极区的第一源极接触部分。该半导体衬底还包括第一导电类型的第一半导体层、第一漏极接触部分和电连接到第一半导体层的第一源极接触部分。该半导体器件还包括在第一晶体管和第一半导体层之间的第二导电类型的埋层，其中该埋层不在第一半导体层和第二晶体管之间的区中，或者第二导电类型的埋层在第一半导体层和第二晶体管之间，其中该埋层不在第一半导体层和第一晶体管之间的区中。

根据另一实施例，一种半导体器件包括在具有第一主表面的半导体衬底中的晶体管。该晶体管包括电连接到漏极区的第一漏极接触部分、在源极区和漏极区之间沿着平行于第一主表面的第一方向的本体区和漂移区带、以及在第一主表面中邻近本体区的栅极沟槽中的栅极电极，该栅极沟槽的纵向轴线在第一方向上延伸。第一漏极接触部分包括与漏极区直接接触的漏极导电材料。该第一漏极接触部分还包括第一导电类型的半导体衬底的一部分。该半导体衬底还包括在半导体衬底的该部分和晶体管之间的第二导电类型的埋层。

根据另一实施例，一种半导体器件包括在具有第一主表面的半导体衬底中的晶体管。该晶体管包括电连接到源极区的第一源极接触部分、在源极区和漏极区之间沿着平行于第一主表面的第一方向的本体区和漂移区带、以及在第一主表面中邻近本体区的栅极沟槽中的栅极电极。该栅极沟槽的纵向轴线在第一方向上延伸。第一源极接触部分包括与源极区直接接触的源极导电材料，该第一源极接触部分还包括第一导电类型的半导体衬底的一部分。该半导体衬底还包括在半导体衬底的该部分和晶体管之间的第二导电类型的埋层。

在阅读下面详细的描述并且观察附图时，本领域的技术人员将认识到额外的特征和优势。

附图说明

包括附图以提供本发明的实施例的进一步理解，并且附图被结合在本说明书中且组成本说明书的一部分。附图图示本发明的实施例并且与描述一起用来解释原理。将容易地领会到本发明的其它实施例以及许多预期优势，因为通过参考下面的详细描述它们变得更好理解。附图的要素不一定相对彼此成比例。相似的参考数字指代对应的类似部分。

图1示出根据一个实施例的半导体器件的一个示例的横截面视图。

图2a和2b示出图1中图示的晶体管的横截面视图。

图2c示出图1中示出的半导体器件的水平横截面视图。

图2d和2e示出图1中示出的半导体器件的一部分的横截面视图。

图3a和3b分别示出根据其他实施例的半导体器件的横截面视图。

图4示出包括图1中示出的半导体器件的电路的等效电路图。

具体实施方式

在下面的详细描述中对附图进行参考，附图形成本文一部分并且在其中通过图示的方式图示了其中可以实践本发明的特定实施例。在这点上，方向性的术语诸如"顶"、"底"、"前"、"后"、"首"、"尾"等参考正描述的图的定向而使用。由于本发明的实施例的组件能够被定位在多个不同的定向上，所以方向性的术语为了图示的目的而使用并且绝不是限制性的。要理解的是可以利用其它实施例并且可以在没有脱离由权利要求定义的范围的情况下进行结构或逻辑变化。

实施例的描述不是限制性的。特别地，在下文中描述的实施例的元件可以与不同实施例的元件组合。

如本文中所使用的，术语"具有"、"含有"、"包含"、"包括"等等是开放型的术语，其指示所陈述的元件或特征的存在但是没有排除另外的元件或特征。冠词"一"、"一个"和"该"意图包含复数以及单数，除非上下文另外清楚地指示。

如在本说明书所采用的，术语"耦合的"和/或"电耦合的"不意在意指元件必须直接耦合在一起，介于中间的元件可以被提供在"耦合的"或"电耦合的"元件之间。术语"电连接的"意图描述在电连接在一起的元件之间的低欧姆电连接。

附图和描述通过在掺杂类型"n"或"p"之后指示"-"或"+"解释说明相对掺杂浓度。例如，"n-"意指比"n"掺杂区的掺杂浓度更低的掺杂浓度而"n+"掺杂区具有比"n"掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同"n"掺杂区可以具有相同或不同的绝对掺杂浓度。在附图和描述中，为了更好的理解，掺杂的部分经常被指定为是"p"或"n"掺杂的。如要清楚理解的，该指定绝不是意图进行限制。掺杂类型可以是任意的，只要实现描述的功能。进一步地，在所有的实施例中，掺杂类型可以被颠倒。

本说明书提及用以对半导体部分进行掺杂的"第一"和"第二"导电类型的掺杂剂。第一导电类型可以是p型并且第二导电类型可以是n型，或反之亦然。如通常所知，取决于源极区和漏极区的掺杂类型或极性，绝缘栅场效应晶体管（igfet）（诸如金属氧化物半导体场效应晶体管（mosfet））可以是n沟道或p沟道mosfet。例如，在n沟道mosfet中，源极区和漏极区以n型掺杂剂来进行掺杂。在p沟道mosfet中，源极区和漏极区以p型掺杂剂来进行掺杂。如要被清楚地理解的，在本说明书的上下文之内，掺杂类型可以颠倒。如果使用方向性的语言描述特定的电流路径，则该描述要仅仅被理解成指示电流流动的路径而不是极性，即电流是从源极流到漏极还是反过来。附图可以包含极性敏感的组件，例如二极管。如要被清楚地理解的，这些极性敏感的组件的特定布置被给出作为示例并且可以被颠倒以便实现描述的功能，这取决于第一导电类型意指n型还是p型。

如在本说明书中使用的术语"横向的"和"水平的"意图描述与半导体衬底或半导体本体的第一表面平行的定向。这可以例如是晶片或管芯的表面。

如在本说明书中使用的术语"垂直的"意图描述被布置成与半导体衬底或半导体本体的第一表面垂直的定向。

遍及本说明书，描述场效应晶体管的元件。一般来说，场效应晶体管包括并行连接的多个晶体管单元。例如，如将在下文中讨论的，每个单个晶体管单元包括单个栅极电极、本体区和其他组件。单个晶体管单元的栅极电极可以被连接到公共端子（例如栅极端子）。单个晶体管单元的其他组件（例如源极区、漏极区）可以分别被连接到公共源极端子、公共漏极端子等等。下面的描述具体描述了单个晶体管单元（虽然通常一般指的是晶体管）的结构。然而，如要被清楚地理解的，单个晶体管单元与多个其他晶体管单元连接以便形成相应的晶体管。晶体管单元的一些组件（诸如本体区）可以彼此分开地形成。对于并行连接的所有晶体管单元来说，晶体管的其他组件（诸如漏极区）可以被连带地形成。

图1示出根据一个实施例的半导体器件的横截面视图。图1中示出的半导体器件1包括第一晶体管20和第二晶体管30。该第一晶体管20和第二晶体管30被形成在具有第一主表面110和第二主表面120的公共半导体衬底100中。第一晶体管20包括第一源极区201、第一漏极区205、第一本体区220和第一漂移区带260。该第一晶体管20还包括被设置在第一栅极沟槽212中的第一栅极电极210，该第一栅极沟槽212形成在第一主表面110中邻近第一本体区220。第一栅极电极210被配置成控制第一本体区220中的沟道的导电性。第一栅极沟槽212的纵向轴线可以在平行于第一主表面的第一方向（例如x方向）上延伸。在图1中，第一栅极沟槽212被用虚线指示并且被设置在该附图的所描绘平面之前或之后。第一本体区220和第一漂移区带260可以沿着第一方向被设置在第一源极区201和第一漏极区205之间。第一晶体管20还包括电连接到第一漏极区205的第一漏极接触件。该第一漏极接触件包括第一漏极接触部分206和第二漏极接触部分130a。第二漏极接触部分130a被设置在半导体衬底100的第二主表面120处。第一漏极接触部分206包括与第一漏极区205直接接触的漏极导电材料115，第一漏极接触部分206还包括布置在漏极导电材料115和第二漏极接触部分130a之间的半导体衬底的第一部分112。

第二晶体管30包括第二源极区301、第二漏极区305、第二本体区320和第二漂移区带360。该第二晶体管30还包括第二栅极电极310和第一主表面110中的邻近第二本体区320的第二栅极沟槽312。第二栅极电极310被配置成控制第二本体区320中的沟道的导电性。第二栅极沟槽312的纵向轴线可以在平行于半导体衬底的第一主表面的方向（例如第一方向）上延伸。第二本体区320和第二漂移区带360可以沿着第一方向被设置在第二源极区301和第二漏极区305之间。第二晶体管30还包括电连接到第二源极区301的第二源极接触件。该第二源极接触件包括第一源极接触部分302和第二源极接触部分130b。第二源极接触部分130b被设置在半导体衬底的第二主表面120处。第一源极接触部分302包括与第二源极区301直接接触的源极导电材料116，第一源极接触部分302还包括布置在源极导电材料116和第二源极接触部分130b之间的半导体衬底100的第二部分113。

该第二晶体管30可以具有与第一晶体管20类似的构造，除了第二晶体管的第二漏极接触件是以不同方式实施的之外。此外，以不同方式来实施第二源极接触件以使得第二源极接触件将第二源极区301和设置在半导体衬底的第二主表面120处的导电层（背侧金属化层）130电连接。第一晶体管20和第二晶体管30具有相同的导电类型，例如具有例如n型沟道。相应地，第一本体区220和第二本体区320具有相同的导电类型，例如p型。

根据图1中示出的配置，半导体衬底100的第一部分112和半导体衬底的第二部分113形成第一层129的邻近第二主表面120的部件。该第一层129在半导体衬底的背侧（第二主表面）120电接触导电层130。第一晶体管20的第一漏极接触件可以从第一漏极区205延伸到半导体衬底110中，并且可以包括第一层129的一部分。同样地，第二源极接触件可以从第二源极区301延伸到半导体衬底100中并且可以包括第一层129的一部分。公共端子374可以与邻近半导体衬底的第二主表面120而设置的导电层130电连接。相应地，第一漏极区205和第二源极区301被电连接到公共端子374。

第一源极区201经由第一源极接触件202与第一源极端子272电连接。第一前侧导电层135可以被设置成邻近半导体衬底的第一主表面110并且可以经由第一源极接触件202电连接到第一晶体管20的第一源极区201。第二前侧导电层140可以被设置成邻近半导体衬底的第一主表面110并且可以经由第二漏极接触件306电连接到第二晶体管30的第二漏极区305。因此，图1中图示的半导体器件实施垂直半导体器件并且可以从半导体衬底100的相对侧接触。第一前侧导电层135和第二前侧导电层140可以用金属化层来实施。

第一栅极电极210和第二栅极电极310被设置成邻近半导体衬底的第一主表面110。相应地，第一和第二栅极电极210、310被配置成控制水平电流流动。半导体衬底100可以包括第一层129，其包括可以以相同掺杂浓度掺杂且具有相同掺杂类型的第一部分112和第二部分113。例如，第一部分112和第二部分113可以以第一导电类型（例如p+型）来掺杂。半导体衬底100可以额外包括处于比第一和第二衬底部分更低的掺杂浓度的第一导电类型的另一衬底部分114。该另一衬底部分114可以被设置在第二衬底部分113与第二晶体管30的漂移区带360和本体区320之间。半导体衬底100还可以包括在第一衬底部分112与第一晶体管20的漂移区带260和本体区220之间的第三衬底部分216。该第三衬底部分216可以是第二或第一导电类型的。根据图1中示出的实施例，第三衬底部分216是第二导电类型的。

根据另一实施例，该半导体器件包括在衬底的第一部分112与第一晶体管20的第一本体区220和第一漂移区带260之间的第二导电类型的埋层215。根据该实施例，埋层215没有被设置在衬底的第二部分113与第一晶体管的第二本体区320和第二漂移区带360之间。

根据图1中示出的实施例，第一和第二本体区220、320是第一导电类型，并且第一和第二漂移区带260、360是第二导电类型的。如图1中进一步图示的，第三衬底部分216可以被设置在埋层215与第一本体区220和第一漂移区带260之间。由于存在包括埋层215的pn结，第一晶体管20可以与第一衬底部分112和第二衬底部分113有效绝缘，该第一衬底部分112和第二衬底部分113经由第一漏极接触件与第一漏极区205电连接。

因而，有可能将两个晶体管集成在公共或接合的半导体衬底100上，以使得第一漏极区205和第二源极区301被电连接到公共端子。例如，两个晶体管可以是相同导电类型的。特别地，以两个晶体管可以分别从第一主表面110和第二主表面120接触的这种方式来集成该两个晶体管。同时，第一晶体管20与第一漏极区205和第二源极区301有效绝缘。

漏极导电材料115可以被设置在形成于第一主表面110中的漏极接触槽117中。该漏极接触槽117可以从第一主表面110通过埋层215延伸到第一衬底部分112。源极导电材料116可以被设置在可形成于第一主表面110中的源极接触槽119中。该源极接触槽119可以延伸到第二衬底部分113。第二源极区301可以被形成在源极接触槽119的侧壁172处。第一漏极区205可以被形成在漏极接触槽117的侧壁118处。半导体器件还可以包括用于接触第一源极区201的源极接触沟槽203。可以用源极导电材料115来填充该源极接触沟槽203。该源极接触沟槽203从第一主表面110延伸到半导体衬底中，例如延伸到至少与第一源极区201的深度对应的深度。第二晶体管30的源极接触槽119延伸到比源极接触沟槽203更深的深度。

可以以高掺杂浓度来掺杂第二导电类型的埋层215。例如，掺杂浓度可以比1e19cm^-3更高。根据另一实施例，可以以比上面指示的更低的掺杂浓度来掺杂埋层215。在晶体管作用期间不应该使埋层215耗尽，以便维持绝缘性质。埋层215可以被布置在关于第一晶体管20的组件的垂直距离处。例如，掩埋半导体层215可以被设置成离第一本体区220一定距离且离第一漂移区带260一定距离。第一本体区220和埋层215之间的距离应该被调整以便提供期望的绝缘特性。

根据另一实施例，如将参考图3a讨论的，第二导电类型的掩埋半导体层315可以被设置在第二衬底部分113与第二晶体管30的本体区320和漂移区带360之间。根据该实施例，掩埋半导体层315没有被设置在第一衬底部分112与第一本体区220和第一漂移区带260之间。

根据图1的实施例，漏极导电材料115深深地延伸到半导体衬底中，例如延伸到半导体衬底的第一部分112。此外，源极导电材料116可以被深深地延伸到半导体衬底中，例如延伸到半导体衬底的第二部分113。因此，寄生双极晶体管可能被变坏或被抑制。例如，可以以1e19cm^-3的掺杂浓度来掺杂包括第一部分112和第二部分113的第一层129。因此，重掺杂的部分112、113抑制晶体管，例如可以以其他方式形成在该区中的npn晶体管。第一导电类型的掺杂部分121、122可以被设置在漏极导电材料115与半导体衬底的第一部分112之间以及源极导电材料116与半导体衬底的第二部分113之间。

漏极接触槽117和源极接触槽119可以从第一主表面110形成在半导体衬底100中以使得延伸到深度方向（例如衬底100的z方向）中。漏极接触槽117和源极接触槽119的深度可以比栅极沟槽212的深度更大。漏极接触槽117和源极接触槽119的深度可以是大约3μm到20μm，例如4μm。

绝缘材料253可以被形成在半导体衬底的第一主表面110上，以使得第一漏极区205没有被电耦合到设置在半导体衬底的第一主表面110处的导电材料。同样地，第二源极区301可以从半导体器件顶面处的导电元件断开。

根据图1中示出的实施例，借助于包括漏极接触槽117中的漏极导电材料115和半导体衬底的第一部分112的第一漏极接触部分206，将第一漏极区205和第二源极区301电连接到设置在半导体衬底100的第二主表面120上的导电层130。此外，借助于包括源极接触槽119中的源极导电材料116和半导体衬底的第二部分113的第二源极接触部分302，将第二源极区301电连接到设置在半导体衬底100的第二主表面120上的导电层130。因此，第一漏极接触件和第二源极接触件借助于分别被填充在漏极接触槽117和源极接触槽119中的低电阻漏极导电材料115和低电阻源极导电材料116，来实施到半导体器件1的背侧的垂直接触。漏极导电材料115和源极导电材料116可以包括诸如钨之类的金属。源极导电材料116和漏极导电材料115的其他示例包括多晶硅。金属化层的材料的示例包括诸如钨之类的金属，可选地包括适当的中间层。

如上文已经提到的，功率晶体管通常包括彼此并行连接的多个晶体管单元。各晶体管单元中的每一个可以具有本文中参考所示出的附图来描述的结构。例如，多个并联晶体管单元可以沿着第二方向（例如y方向）来布置，并且可以被并行连接以形成晶体管。可以以关于漏极区和源极区的镜像方式来设置晶体管的其他晶体管单元。在本说明书的上下文中，术语“半导体器件”可以指的是单个晶体管20、30、包括多个晶体管单元的晶体管。

第一栅极电极210借助于第一栅极介电层211从第一本体区220绝缘。同样地，第二栅极电极310借助于第二栅极介电层311从第二本体区320绝缘。第一栅极电极210可以被电连接到第一栅极端子213。第二晶体管的第二栅极电极310可以被电连接到第二栅极端子313。第一晶体管和/或第二晶体管30还可以包括场板250、350。根据一个实施例，第一或第二场板250、350可以被实施为设置在半导体衬底的第一主表面110上的平面场板。根据另一实施例，场板可以被布置在场板沟槽252、352中，该场板沟槽252、352在半导体衬底中延伸。场板250、350可以借助于场介电层251、351从漂移区带260、360绝缘。

图1中示出的半导体器件还包括第一和第二本体接触部分225、325。第一本体接触部分225将第一本体区220与第一源极接触件202电连接。第二本体接触部分325将第二本体区320电耦合到第二源极接触件302。第一和第二本体接触部分225、325可以以第一导电类型来掺杂。由于本体接触部分225、325的存在，可以改进寄生双极晶体管的抑制。本体接触部分225、325可以被实施为水平本体接触部分225b、325b，其被设置为在第一和/或第二本体区220、320之间的相应掺杂的层的一部分。下面将参考图2b和2c来解释垂直本体接触部分225a、325a。

如图1中进一步示出的，根据一个实施例，可以邻近第二漏极接触件306形成雪崩钳位二极管107。更详细地，第二导电类型的第二漏极区305和半导体衬底的第一导电类型的另一衬底部分114形成pn二极管107，其可在半导体器件击穿的情况下引起雪崩击穿。从而，漂移区中的雪崩击穿可以被避免，该雪崩击穿可能导致器件参数的漂移。因此，改进了器件的特性。通过设置相应掺杂部分的厚度以及通过设置掺杂部分的掺杂浓度，可以调整击穿电压。可替代地，可以邻近第一源极区201形成对应的雪崩钳位二极管并且形成第一晶体管20的组件。

在下文中，将在参考图2a到2e的同时更详细地解释第一和第二晶体管20、30的结构。如要领会到的，第一和第二晶体管20、30在结构上可以是非常类似的。第一和第二晶体管20、30彼此明确不同，这是由于相应的源极和漏极接触件的不同结构。将通过解释第二晶体管30的结构来解释第一和第二晶体管20、30。

图2a示出第二晶体管30的组件的放大视图。第一和第二晶体管20、30可以包括水平本体接触部分225b、325b。此外，第一和第二晶体管20、30还可以包括垂直本体接触部分225a、325a。例如，源极接触沟槽203（图1中图示）可以包括具有第一和第二侧壁部分171a、171b的侧壁171。垂直本体接触部分225a可以被设置成邻近第二侧壁部分171b，并且第一源极区201可以被设置成邻近第一侧壁部分。以类似的方式，源极接触槽119包括第一侧壁部分172a和第二侧壁部分172b。如在图2a中所图示的，第二晶体管30的第二源极区301被设置成邻近第一侧壁部分172a。

图2b示出图1中示出的第二晶体管的横截面视图，该横截面视图是在沿着垂直于第一方向的第二方向移位的位置处得到的。图2b的横截面视图是在iii和iii’之间得到的，又如图2c中所图示。得到使得与源极接触槽119的侧壁172的第二部分172b相交的图2b的横截面视图。与图2a中示出的横截面视图不同，垂直本体接触部分325a被形成为邻近源极接触槽119的侧壁的第二部分172b或者被形成在该第二部分172b中。相应地，垂直本体接触部分325a与第二源极区301垂直重叠。用词“与…垂直重叠”旨在意指相应的部分或区可在同一深度上延伸。更详细地，可能存在相应部分或区所存在于的半导体本体的垂直延伸。更具体地，相应部分或区的起始点不需要一致。此外，相应部分或区的结束点不需要一致。第二本体接触部分325被电连接到第二源极接触件。以类似的方式，第一本体接触部分225被电连接到第一源极接触件。

由于本体接触部分225、325的存在，并且特别由于垂直本体接触部分225a、325a分别与第一源极区201和第二源极区301垂直重叠的特征，可以改进寄生双极晶体管的抑制。更详细地，可以从本体区有效地移除孔，从而防止诸如回跳（snap-back）效应之类的不利影响。这导致与i-v特性中的区相对应的改进的安全操作区（soa），在其中半导体器件可以安全地操作。

图2c示出图1中图示的半导体器件的水平横截视图。如所示出的，半导体器件1包括源极接触沟槽203、源极接触槽119、漏极接触槽117和漏极接触沟槽430。该源极接触槽119和漏极接触槽117在垂直于第一方向的第二方向（例如y方向）上延伸。槽和沟槽中的任一个不需要具有严格垂直的侧壁。更详细地，侧壁还可以是倾斜的或圆的。例如，槽和沟槽中的任一个可以是锥形的。

半导体器件还包括形成在半导体器件的第一主表面110中的第一栅极沟槽212和第二栅极沟槽312。半导体器件还可以包括第一和第二场板沟槽252、352。栅极沟槽212和场板沟槽252的纵向轴线在第一方向上延伸。术语“纵向轴线”指的是水平轴线，沿着该水平轴线相应沟槽具有比在另一水平方向上更大的扩展长度。第一栅极沟槽212将第一本体区220图案化到多个分段（例如脊或鳍）中。以类似的方式，第二栅极沟槽312将第二本体区320图案化到多个分段（例如脊或鳍）中。因此，如随后将更详细解释的，第一和第二晶体管可以被实施为鳍式fet。

第一源极接触槽119的侧壁171可以被分割成第一部分171a和第二部分171b。第一源极区201可以被设置成邻近侧壁的第一部分171a或者被设置在该第一部分171a中。此外，第一垂直本体接触部分225a可以被设置成邻近侧壁171的第二部分171b或者被设置在该第二部分171b中。邻近栅极沟槽212、312之间的距离可以与邻近场板沟槽252、353之间的距离不同。栅极电极210、310的一部分可以被设置在半导体衬底的第一主表面110上，并且可以在第二方向上延伸。此外，场板250、350的一部分可以被设置在半导体衬底的第一主表面110上，并且可以在第二方向上延伸。根据一个实施例，第一栅极沟槽212和第二栅极沟槽312可以被设置在相同位置处或在可例如沿着第二方向测量的不同位置处。

图2d示出图2a到2c中示出的晶体管的横截面视图，该横截面视图是在使得与第二栅极沟槽312相交的位置处得到的。图2d的横截面视图是在iv和iv’之间得到的，也如图2c中所图示。图2d的横截面视图示出与图2a和2b相同的组件。此外，第二栅极沟槽312以深度方向（例如z方向）在半导体衬底100中延伸。图2d还示出在图2a到2c中图示的实施例的修改。与图2a到2c中示出的结构不同。第二场板沟槽352（由虚线指示并且被设置在绘图的所描绘的平面之前或之后）可以延伸到半导体衬底的另一部分114。例如，第二场板沟槽352可以被延伸到比第二漂移区带360的深度更深的深度。因此，第二场板350可以与半导体衬底的另一部分114垂直重叠。

根据另一修改（其可以与场板252、352的深度无关），漏极接触沟槽430可以延伸到半导体衬底的另一部分114。因此，第二漏极接触件306可以与具有第一导电类型的半导体衬底的另一部分114垂直重叠。例如，第二导电类型的半导体部分可以被设置成邻近第二漏极接触件306。

图2e示出沿着第二方向得到的横截面视图。图2e的横截面视图是在v和v’之间得到的（如图2c中所图示的）以使得与多个第一栅极沟槽212相交。如要被清楚理解的，第二栅极沟槽312可以具有相同的形状，并且省略其详细描述。形成单个脊或鳍的第一本体区220可以被邻近的第一栅极沟槽212图案化。脊包括顶面220a和侧壁220b。第一栅极介电层211被设置成邻近于各脊的每一个的侧壁220b和顶面220a。导电材料被填充在各邻近脊之间的沟槽212中以形成第一栅极电极210。因此，第一本体区220具有在第一方向上延伸的脊的形状。换句话说，脊或鳍的纵向轴线对应于第一方向。

侧壁220b可以垂直于第一主表面110或者以关于第一主表面110的多于75°的角度延伸。第一栅极电极210可以被设置成邻近脊的至少两个侧。

当例如通过将适当电压施加到第一栅极电极210来使晶体管接通时，导电反型层214（导电沟道）被形成在第一本体区220和第一栅极介电层211之间的边界处。因此，场效应晶体管处在从第一源极区201到第一漏极区205的导通状态。在断开的情况下，不形成导电反型层并且晶体管处于非导通状态。根据一个实施例，在脊的相对侧壁220b处形成的导电通道区214并未彼此融合使得第一本体区220可能不会被完全耗尽并且可以被连接到第一源极区和垂直本体接触部分225a。

例如，与脊的宽度d1相对应的各邻近第一栅极沟槽212之间的距离可能比200nm更大，例如200nm到2000nm，例如400nm到600nm。晶体管还包括场板。当晶体管被断开时（例如通过将相应电压施加到栅极电极），载流子可以从漂移区带耗尽。因此，可以在保持晶体管的阻断能力的同时使漂移区带的掺杂浓度增大。因此，可以在获得高电压阻断能力的同时进一步降低接通状态电阻。

根据另一实施例，第一本体区220的宽度d1满足下面的关系:d1≤2*ld，其中ld表示在第一栅极介电层211和第一本体区220之间的界面处形成的耗尽区带的长度。例如，耗尽区带的宽度可以被确定为：

其中εs表示半导体材料的介电常数（对于硅来说11.9×ε0，ε0=8.85×10^-14f/cm），k表示玻尔兹曼常数(1.38066×10^-23j/k)，t表示温度（例如300k），ln表示自然对数，na表示半导体本体的杂质浓度，ni表示本征载流子浓度（在27℃处对于硅来说1.45×10¹⁰cm^-3），并且q表示基本电荷（1.6×10^-19c）。

一般来说，耗尽区带的长度根据栅极电压而变化。假设在晶体管中，在与阈值电压相对应的栅极电压处耗尽区带的长度对应于耗尽区带的最大宽度。例如，第一脊的宽度可以是沿着半导体衬底100的主表面110的大约10nm到200nm，例如20nm到60nm。

根据其中宽度d1≤2*ld的实施例，晶体管是所谓的“完全耗尽”晶体管，其中当第一栅极电极210被设置成接通电压时第一本体区220被完全耗尽。在这样的晶体管中，可以实现最佳亚阈值电压并且可以有效抑制短沟道效应，这可以导致改进的器件特性。

在图2a-2e中图示的场效应晶体管20、30中，第一和第二栅极电极210、310被设置在第一主表面110中的栅极沟槽212、213中，以形成鳍式fet。源极区201、301垂直延伸到半导体衬底100中，并且漏极区205、305垂直延伸到半导体衬底100中。因此，晶体管的有效沟道宽度和漏极扩展的体积可以大大增加，从而降低接通状态电阻。由于每个都延伸到半导体衬底的第二主表面第一漏极接触部分和第二源极接触部分的具体实施方式，可以进一步利用垂直延伸的源极区和漏极区的性能。

参考图1和2a到2e图示的半导体器件1包括：第一晶体管20，其包括多个可以并行连接的单一的第一晶体管单元；以及第二晶体管30，其包括多个单一的第二晶体管单元。第一晶体管单元可以被并行连接。第二晶体管单元可以被并行连接。第一和第二晶体管单元20、30的模式可以被重复并且沿着第一和第二方向成镜像。并联的第一晶体管单元的第一漏极区和并联的第二晶体管单元的第二源极区可以被连接到邻近半导体衬底100的第二主表面120而形成的导电层130（例如公共背侧金属化层）。并联的第一晶体管单元的第一源极区可以被连接到设置在半导体衬底100的第一主表面110的一侧上的第一前侧导电层135。此外，邻近的第二晶体管单元的第二漏极部分可以被连接到设置在半导体衬底100的第一主表面110的一侧上的第二前侧导电层140。相应地，对接触各单一晶体管的晶体管单元而言，金属化层的具体图案化不是必须的。因此，制造工艺可以被进一步简化并且成本可以被降低。第一栅极电极210可以被电连接到第一栅极端子213，并且第二栅极电极310可以被电连接到第二栅极端子313。场板250可以例如连接到第一源极端子272。第二场板350可以例如连接到第二源极或负载端子374。

图3a示出根据另一实施例的半导体器件的横截面视图。与图1中示出的实施例不同，第一和第二本体区220、320现在是第二导电类型的，而第一衬底部分1112和第二衬底部分1113是第一导电类型的。例如，第一和第二衬底部分1112、1113可以是n+导电类型的，而本体区可以是p导电类型的。根据该实施例，第二导电类型的埋层315被设置在第二衬底部分1113和第二晶体管30的组件之间。例如，第二导电类型的埋层315可以具有p+型导电性。因而，第二漏极区305同与第一漏极区205和第二源极区301电连接的第一层129有效绝缘。埋层315没有被设置在第一衬底部分1112和第一晶体管20的组件之间。第三衬底部分1216和另一衬底部分1114可以是第一导电类型的，处于比第一衬底部分1112和第二衬底部分1113更低的掺杂浓度。埋层315可以被设置在第二衬底部分1113和另一衬底部分1114之间。

根据图3a中示出的实施例，邻近源极导电材料116或漏极导电材料115的半导体衬底部分是以第二导电类型掺杂的。例如，可以经由漏极接触槽117或源极接触槽119的侧壁来引入相应的掺杂。掺杂可以是第二导电类型的，以使得将源极导电材料116和漏极导电材料115与邻近衬底部分有效地绝缘。根据图3a中示出的实施例，掺杂部分265被设置成邻近漏极接触槽117的较低部分117b。此外，掺杂部分262被设置成邻近源极接触槽119的较低部分119b。

根据图3a中示出的实施例，第一和第二晶体管20、30可以被形成在具有与本体区220、320的导电类型不同的导电类型的衬底中。

图3b示出另一实施例，根据该实施例，与第一晶体管20接触的第三衬底部分216是第一导电类型的。此外，本体区220、320是第一导电类型的。因此，第一晶体管20的漂移区带260邻近第一导电类型的半导体层。图3b中图示的实施例与图1中示出的实施例非常类似，所以将省略其详细描述。特别地，图3b的半导体器件1包括在第一层129和第一晶体管20之间的第二导电类型的埋层215。该埋层215没有被设置在第一层129和第二晶体管30之间。与图1中示出的实施例不同，半导体器件包括邻近第一晶体管20的组件的第一导电类型的第三衬底部分216。根据该实施例，第二导电类型的掺杂部分265被设置成邻近漏极接触槽117的较低部分117b的侧壁，以便在漏极导电材料115和第三衬底部分216之间提供绝缘。此外，第二导电类型的掺杂部分261被设置成邻近第二源极接触槽119的较低部分119b的侧壁以便在源极导电材料116和其他的衬底部分114之间提供电绝缘。

如上文已经解释的，由于仅仅在第一衬底部分112和第一晶体管20之间或者仅仅在第二衬底部分113和第二晶体管30之间存在第二导电类型的半导体层，第一和第二晶体管20、30中的每一个可以被设置在被适当掺杂的衬底部分上，以便实现各自晶体管的源极区和漏极区之间的绝缘。

可以以容易的方式来形成埋层215、315。例如，可以通过离子注入步骤来形成埋层215，在该离子注入步骤中没有被注入的半导体衬底的那些部分被适当的掩蔽层掩蔽。此后，执行其他步骤以便制造晶体管的其他组件。特别地，执行外延工艺以便制造晶体管的组件要被形成于其中的衬底的其他层。根据又一实施例，可以通过例如从磷掺杂的或砷掺杂的玻璃的扩散工艺来形成半导体层。可以通过从设置在源极接触槽或漏极接触槽中的硼玻璃的扩散来形成掺杂部分265、261。根据另一实施例，掺杂可以是从包含硼的气相扩散的。

本文描述的半导体器件实现半桥电路的单片形成。更详细地，第一和第二晶体管20、30被设置在单一晶体管衬底100中。由于这样的特殊结构（即第一源极端子和第二漏极端子被设置成邻近于半导体衬底的第一主表面110，而第一漏极区被电连接到第二源极区且可以从半导体衬底的第二主表面接触）而实现了垂直的半导体器件。特别地，实现包括两个横向晶体管的垂直半导体器件。在横向晶体管中，实现了平行于衬底的第一主表面的电流。例如，源极区和漏极区可以被设置成邻近第一主表面。此外，栅极电极可以具有平行于第一主表面的纵向轴线。可以借助于前侧导电层和背侧导电层来接触各自的源极区和漏极区，以使得以在低电阻下以容易的方式来接触半桥。

如要容易领会到的，图1中图示的概念还可以被应用于可选地可以包括漂移区带的平面晶体管。相应地，半导体器件1可以包括在具有第一主表面110的半导体衬底100中的第一晶体管20和第二晶体管30，该第一晶体管20和第二晶体管30具有相同的导电类型。第一晶体管20可以包括邻近第一主表面的第一源极区201、第一漏极区205和电连接到第一漏极区205的第一漏极接触部分206。第二晶体管30包括邻近第一主表面110的第二源极区301和第二漏极区305。第二晶体管30还包括电连接到第二源极区301的第一源极接触部分302。半导体衬底还包括第一导电类型的第一半导体层129。第一漏极接触部分206和第一源极接触部分302电连接到第一半导体层129。半导体衬底100还包括第二导电类型的埋层215、315。埋层215被设置在第一晶体管20和第一半导体层129之间，并且没有被设置在第二晶体管30和第一半导体层之间。可替代地，埋层315被设置在第二晶体管30和第一半导体层129之间，并且没有被设置在第一晶体管20和第一半导体层之间。

第一半导体层129可以被设置成邻近于半导体衬底100的第二主表面120，以使得第一半导体层129被设置在第二主表面120和埋层215、315之间。

此外，半导体器件1可以包括在具有第一主表面110的半导体衬底100中的晶体管20。该晶体管20可以包括源极区201、漏极区205、电连接到漏极区205的第一漏极接触部分206、本体区220、漂移区带260和栅极电极210。该栅极电极210可以被设置在第一主表面中邻近本体区220的栅极沟槽212中。栅极电极210可以被配置成控制本体区220中的沟道的导电性。栅极沟槽212的纵向轴线可以在平行于第一主表面的第一方向上延伸。可以沿着第一方向将本体区220和漂移区带260设置在源极区201和漏极区205之间。第一漏极接触部分206包括与漏极区205和半导体衬底100的一部分112直接接触的漏极导电材料115，半导体衬底100的该部分112是第一导电类型。半导体器件还包括在半导体衬底100的该部分112与晶体管20之间的第二导电类型的埋层215。

根据另一实施例，半导体器件1包括在具有第一主表面110的半导体衬底100中的晶体管30。该晶体管30包括源极区301、电连接到源极区301的第一源极接触部分302、漏极区305、本体区320、漂移区带360和栅极电极310。该栅极电极310被设置在第一主表面中邻近本体区320的栅极沟槽312中，栅极电极310被配置成控制本体区320中的沟道的导电性。栅极沟槽312的纵向轴线在平行于第一主表面的第一方向上延伸。沿着第一方向将本体区320和漂移区带360设置在源极区301和漏极区305之间。第一源极接触部分302包括与源极区301和半导体衬底100的一部分113直接接触的源极导电材料116，半导体衬底100的该部分113是第一导电类型的。半导体器件还包括在半导体衬底的该部分113与晶体管30之间的第二导电类型的埋层315。

图4示出图1所示的半导体器件的等效电路图。如所示出的，第一晶体管20和第二晶体管30被连接以使得第一漏极区205和第二源极区301被连接到公共端子374。公共端子374还可以被称为“相端子”。第二漏极区305可以被连接到可保持在电源电位处的漏极端子372。第一源极区201可以被连接到源极端子272，该源极端子272可以为地。可以经由第一栅极端子213将第一栅极电压施加于第一栅极电极210。此外，可以经由第二栅极端子313将第二栅极电压施加于第二栅极电极310。例如，相端子374可以被连接到负载400，诸如电机。在此配置中，电机可以被提供有正向和反向电流。因此，图1中示出的半导体器件实施可以在dc/dc转换器（例如降压或升压转换器）中使用的整体形成的半桥开关。此外，可以在开关模式电源中使用该半桥。如图4中示出的电子器件可以实施例如dc/dc转换器、电源或电机驱动。

尽管上面已描述了本发明的实施例，但是显然的是可以实施其他实施例。例如，其他实施例可以包括在权利要求中所列举的特征的任何子组合或在以上给定的示例中所描述的元件的任何子组合。相应地，所附权利要求的此精神和范围不应该被限制于本文中包含的实施例的描述。