单层多晶硅非易失性存储器元件的制作方法

本发明涉及非易失性存储器(nvm)元件领域，特别是一种具有较佳写入效能的单层多晶硅非易失性存储单元结构。

背景技术：

半导体存储器元件已更为普遍地用于各种电子装置中，例如，非易失性存储器(nvm)被广泛地用于移动电话、数字相机、个人数字助理、移动计算装置及其他装置中。

非易失性存储器元件大致上区分为多次程序化存储器(mtp)和单次程序化存储器(otp)。多次程序化存储器(mtp)可多次读取和写入，例如电子擦除式可程序化只读存储器和闪存被设计具有相关的电子电路，可支持不同的操作，例如写入，擦除和读取。单次程序化存储器(otp)具有写入和读取功能的电子电路，但并不具备擦除功能的电子电路。

单层多晶硅非易失性存储器结构因为可减少额外工艺步骤而被提出来。单层多晶硅非易失性存储器用单层多晶硅形成贮存电荷的浮动栅极，可和一般互补式金氧半导体场效晶体管(cmos)工艺兼容，因此可应用在嵌入式存储器、混和模式电路的嵌入式非易失性存储器，以及微控制器(例如系统单芯片，soc)等领域。

美国专利申请案us6,689,190公开一种具有两个串接的p型金氧半晶体管的单层多晶硅非易失性存储器，其中在用于布局的结构中省略了控制栅极，因为在写入模式时不需施加偏压至浮置栅极。第一p型金氧半晶体管作为选择晶体管。第二p型金氧半晶体管连接至第一p型金氧半晶体管。第二p型金氧半晶体管的栅极作为浮置栅极。浮置栅极被选择性地写入或擦除以贮存预定电荷。

本领域仍需一种在写入时具有低电压操作和低功耗特性以及高写入效能的nvm结构。

技术实现要素：

本发明的目的是提供一改良的单层多晶硅非易失性存储单元结构，具有较高的写入效率。

根据本发明第一实施例，提出一种单层多晶硅非易失性存储单元，包含一半导体衬底；一离子井，位于半导体衬底中；一选择晶体管，位于离子井上；以及一浮置栅极晶体管，串接选择晶体管。一硅化金属阻挡层，覆盖浮置栅极。一接触洞蚀刻停止层，位于硅化金属阻挡层上。一层间介电层，位于接触洞蚀刻停止层上。

所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于选择栅极与半导体衬底之间、一源极掺杂区，位于离子井中、一第一轻掺杂漏极区，接合源极掺杂区、一共享掺杂区，与源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合共享掺杂区。

所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于浮置栅极与半导体衬底之间、共享掺杂区、一第三轻掺杂漏极区，接合共享掺杂区，以及一漏极掺杂区，与共享掺杂区间隔开。没有轻掺杂漏极区接合漏极掺杂区。

一第一间隙壁位于选择栅极的侧壁上，以及一第二间隙壁位于浮置栅极的侧壁上。一第一硅化金属层，位于源极掺杂区上，且延伸至第一间隙壁的底部边缘。

一第二硅化金属层，位于共享掺杂区上，其中第二硅化金属层与第一间隙壁的底部边缘接壤但是与第二间隙壁的底部边缘维持一预定距离。

一第三硅化金属层，位于漏极掺杂区上，其中第三硅化金属层与第二间隙壁的底部边缘维持一预定距离。

根据本发明第二实施例，提出一种单层多晶硅非易失性存储单元，包含一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于所述离子井上；以及一浮置栅极晶体管，串接所述选择晶体管。一硅化金属阻挡层，覆盖浮置栅极。一接触洞蚀刻停止层，位于所述硅化金属阻挡层上。一层间介电层，位于所述接触洞蚀刻停止层上。

所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区。

所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区，以及一漏极掺杂区，与所述共享掺杂区间隔开。没有轻掺杂漏极区接合所述漏极掺杂区。

一第一间隙壁位于所述选择栅极的任一侧壁上，以及一第二间隙壁位于所述浮置栅极的任一侧壁上。没有轻掺杂漏极区接合所述第二间隙壁正下方的共享掺杂区。

根据本发明第三实施例，提出一种单层多晶硅非易失性存储单元，包含一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于所述离子井上；以及一浮置栅极晶体管，串接所述选择晶体管。一硅化金属阻挡层，覆盖浮置栅极。一接触洞蚀刻停止层，位于所述硅化金属阻挡层上。一层间介电层，位于所述接触洞蚀刻停止层上。

所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区。

所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区、一第三p型轻掺杂漏极区，接合所述共享掺杂区、一漏极掺杂区，与所述共享掺杂区间隔开，以及一n型轻掺杂漏极区，接合所述漏极掺杂区。

根据本发明第四实施例，提出一种单层多晶硅非易失性存储单元，包含一半导体衬底；一离子井，位于所述半导体衬底中；一选择晶体管，位于离子井上；以及一浮置栅极晶体管，串接所述选择晶体管。一硅化金属阻挡层，覆盖浮置栅极。一接触洞蚀刻停止层，位于所述硅化金属阻挡层上。一层间介电层，位于所述接触洞蚀刻停止层上。

所述选择晶体管包含一选择栅极、一选择栅极氧化层，介于所述选择栅极与所述半导体衬底之间、一源极掺杂区，位于所述离子井中、一第一轻掺杂漏极区，接合所述源极掺杂区、一共享掺杂区，与所述源极掺杂区间隔开，以及一第二轻掺杂漏极区，接合所述共享掺杂区。

所述浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层，介于所述浮置栅极与所述半导体衬底之间、所述共享掺杂区、一第三p型轻掺杂漏极区，接合所述共享掺杂区、一漏极掺杂区，与所述共享掺杂区间隔开，以及一p^-轻掺杂漏极区，接合所述漏极掺杂区，其中所述p^-轻掺杂漏极区的掺杂浓度小于所述第三p型轻掺杂漏极区。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。

附图说明

附图包括对本发明的实施例提供进一步的理解，及被并入且构成说明书中的一部份。附图说明一些本发明的实施例，并与说明书一起用于解释其原理。

图1是根据本发明第一实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图；

图2是根据本发明第二实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图；

图3是根据本发明第三实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图；

图4是根据本发明第四实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图；

图5是根据本发明其他实施例所绘示的硅化金属阻挡层延伸至选择栅极的顶面的示意性剖面图。

须注意的是所有附图均是示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。

其中，附图标记说明如下：

1单位晶胞

st选择晶体管

ft浮置栅极晶体管

100半导体衬底

110n型阱(nw)

12选择栅极(sg)

120选择栅极氧化层

122间隙壁

112p⁺源极掺杂区

112ap型轻掺杂漏极(pldd)区

114p⁺掺杂区

114ap型轻掺杂漏极(pldd)区

14浮置栅极(fg)

140浮置栅极氧化层

142间隙壁

114bp型轻掺杂漏极(pldd)区

116p⁺漏极掺杂区

60漏极侧延伸修正区

212硅化金属层

214硅化金属层

216硅化金属层

210硅化金属层

300硅化金属阻挡层

312接触洞蚀刻停止层(cesl)

320层间介电层(ild)

321源极线接触件

322位线接触件

sl源极线

bl位线

2单位晶胞

62延伸修正区

3单位晶胞

116an型轻掺杂漏极(nldd)区

4单位晶胞

116bp^-轻掺杂漏极区

具体实施方式

借由接下来的叙述及所提供的众多特定细节，可充分了解本发明。然而对于本领域中的技术人员，在没有这些特定细节下依然可实行本发明。并且，一些本领域中公知的系统配置和工艺步骤并未在此详述，因为这些应是本领域中的技术人员所熟知的。在不悖离本发明的范围内，可做结构、逻辑和电性上的修改并应用在其他实施例上。

同样地，实施例的附图是示意图，并未照实际比例绘制，为了清楚呈现而放大一些尺寸。在此公开和描述的多个实施例中若具有共通或类似的某些特征时，为了方便图示及描述，类似的特征通常会以相同的标号表示。

请参考图1。图1是根据本发明第一实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图。

如图1所示，单位晶胞1包含选择晶体管st及串接选择晶体管st的浮置栅极晶体管ft。根据本发明第一实施例，选择晶体管st及浮置栅极晶体管ft可位于半导体衬底100(诸如p型硅衬底)上。一n型阱(nw)110形成于半导体衬底100中。根据本发明第一实施例，选择晶体管st及浮置栅极晶体管ft为p型金氧半晶体管。

选择晶体管st包含一选择栅极(sg)12、一选择栅极氧化层120，介于选择栅极(sg)12与半导体衬底100之间、一间隙壁122，位于选择栅极(sg)12的侧壁上、一p⁺源极掺杂区112，位于n型阱(nw)110中、一p型轻掺杂漏极(pldd)区112a，接合p⁺源极掺杂区112、一p⁺掺杂区114，与p⁺源极掺杂区112间隔开，以及一p型轻掺杂漏极(pldd)区114a，接合p⁺掺杂区114。在操作中，一p型通道可形成于选择栅极(sg)12下方且介于p型轻掺杂漏极(pldd)区112a及p型轻掺杂漏极(pldd)区114a之间。

根据本发明第一实施例，浮置栅极晶体管ft包含一浮置栅极(fg)14、一浮置栅极氧化层140，介于浮置栅极(fg)14与半导体衬底100之间、一间隙壁142，位于浮置栅极(fg)14的侧壁上、一p⁺掺杂区114、一p型轻掺杂漏极(pldd)区114b，接合p⁺掺杂区114，以及一p⁺漏极掺杂区116，与p⁺掺杂区114间隔开。选择晶体管st和浮置栅极晶体管ft共享p⁺掺杂区114。根据本发明第一实施例，选择栅极(sg)12和浮置栅极(fg)14由单层多晶硅制成，与逻辑工艺完全兼容。

根据本发明第一实施例，一漏极侧延伸修正区60，位于单位晶胞1漏极侧上的间隙壁142正下方，且接近p⁺漏极掺杂区116。没有p型轻掺杂漏极(pldd)区接合p⁺漏极掺杂区116，从而在p⁺掺杂区114与p⁺漏极掺杂区116之间形成不对称的轻掺杂漏极结构。根据本发明第一实施例，漏极侧延伸修正区60的掺杂浓度与n型阱(nw)110相同。

借由提供这种配置，在写入操作时可以诱发出更多的电子电洞对，将更多的电子注入到浮置栅极(fg)14中。另一方面，也可以减小单位晶胞1的写入电压，以避免崩溃问题，特别是对于具有大于160埃的物理栅极氧化物厚度(gox>160埃)的存储单元而言。

根据本发明第一实施例，另包含一自对准硅化金属层212，位于p⁺源极掺杂区112上。硅化金属层212可延伸至间隙壁122的底部边缘。在选择栅极(sg)12的相对侧，在p⁺掺杂区114上形成有一硅化金属层214。硅化金属层214与间隙壁122的底部边缘接壤但是与间隙壁142的底部边缘维持一预定距离。换句话说，硅化金属层212可覆盖p⁺源极掺杂区112的整个表面区域，而硅化金属层214仅部分覆盖p⁺掺杂区114表面区域。根据本发明第一实施例，硅化金属层214与间隙壁142的边缘间隔开。

同样地，在浮置栅极(fg)14的相对侧，提供一硅化金属层216位于p⁺漏极掺杂区116上。硅化金属层216与间隙壁142的底部边缘维持一预定距离。根据本发明第一实施例，在选择栅极(sg)12的顶面上提供一硅化金属层210。

值得注意的是，在浮置栅极(fg)14的顶面上没有形成硅化金属层。可提供一硅化金属阻挡层300覆盖于浮置栅极(fg)14上。根据本发明第一实施例，硅化金属阻挡层300可包括氧化硅，但不限于此。

根据本发明第一实施例，硅化金属阻挡层300覆盖浮置栅极(fg)14的顶面、间隙壁142的表面、部分p⁺掺杂区114的表面及部分p⁺漏极掺杂区116的表面。前述硅化金属层214及216仅形成在未被硅化金属阻挡层300覆盖的p⁺掺杂区114和p⁺漏极掺杂区116的表面区域上。

根据本发明另一实施例，如图5所示，硅化金属阻挡层300可延伸至选择栅极(sg)12的顶面，且部分覆盖选择栅极(sg)12的顶面。

在间隙壁142与硅化金属层214之间的p⁺掺杂区114中所提供的非硅化金属区，以及在间隙壁142与硅化金属层216之间的p⁺漏极掺杂区116中所提供的非硅化金属区，可减少缺陷诱发btb(带对带)隧穿效应扰动。

在一些情况下，应理解的是，整个p⁺掺杂区114可以被硅化金属阻挡层300覆盖，因此在p⁺掺杂区114上没有形成硅化金属层。

此外，可选择在硅化金属阻挡层300上沉积一共形的接触洞蚀刻停止层(cesl)312，以覆盖选择栅极(sg)12、浮置栅极(fg)14、硅化金属层212、214和216。根据本发明第一实施例，接触洞蚀刻停止层(cesl)312可以是氮化硅层，并且可以借由化学气相沉积工艺形成。

根据本发明第一实施例，接触洞蚀刻停止层(cesl)312中的硅对氮比例可被调整(例如借由调整反应室中的sih4/nh3比)以降低其电子捕获能力。值得注意的是，因为存在硅化金属阻挡层300，接触洞蚀刻停止层(cesl)312不与浮置栅极(fg)14或间隙壁142直接接触。借由硅化金属阻挡层300将浮置栅极(fg)14与接触洞蚀刻停止层(cesl)312隔离，可以提高单层多晶硅非易失性存储器的数据保持特性。

根据本发明第一实施例，另包含一层间介电层(ild)320，沉积于接触洞蚀刻停止层(cesl)312上。层间介电层(ild)320较接触洞蚀刻停止层(cesl)312厚，且完全填满选择栅极(sg)12与浮置栅极(fg)14之间的空隙。可视需要执行化学机械抛光(cmp)工艺以平坦化层间介电层(ild)320的顶面。接着，在层间介电层(ild)320中形成源极线接触件321和位线接触件322。源极线sl和位线bl被定义在第一金属层中，并分别连接到源极线接触件321和位线接触件322。

请参考图2。图2是根据本发明第二实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图。

如图2所示，单位晶胞2包含选择晶体管st及串接选择晶体管st的浮置栅极晶体管ft。根据本发明第二实施例，选择晶体管st及浮置栅极晶体管ft可位于半导体衬底100(诸如p型硅衬底)上。一n型阱(nw)110形成于半导体衬底100中。

选择晶体管st包含一选择栅极(sg)12、一选择栅极氧化层120，介于选择栅极(sg)12与半导体衬底100之间、一间隙壁122，位于选择栅极(sg)12的一侧壁上、一p⁺源极掺杂区112，位于n型阱(nw)110中、一p型轻掺杂漏极(pldd)区112a，接合p⁺源极掺杂区112、一p⁺掺杂区114，与p⁺源极掺杂区112间隔开，以及一p型轻掺杂漏极(pldd)区114a，接合p⁺掺杂区114。在操作中，一p型通道可形成于选择栅极(sg)12下方且介于p型轻掺杂漏极(pldd)区112a及p型轻掺杂漏极(pldd)区114a之间。

根据本发明第二实施例，浮置栅极晶体管ft包含一浮置栅极(fg)14、一浮置栅极氧化层140，介于浮置栅极(fg)14与半导体衬底100之间、一间隙壁142，位于浮置栅极(fg)14的一侧壁上、一p⁺掺杂区114，以及一p⁺漏极掺杂区116，与p⁺掺杂区114间隔开。选择晶体管st和浮置栅极晶体管ft共享p⁺掺杂区114。根据本发明第二实施例，选择栅极(sg)12和浮置栅极(fg)14由单层多晶硅制成，与逻辑工艺完全兼容。

根据本发明第二实施例，一漏极侧延伸修正区60，位于单位晶胞2漏极侧上的间隙壁142正下方，且接近p⁺漏极掺杂区116。一延伸修正区62，位于间隙壁142的正下方，且接近p⁺掺杂区114。没有p型轻掺杂漏极(pldd)区接合p⁺漏极掺杂区116，且间隙壁142下方没有p型轻掺杂漏极(pldd)区接合p⁺掺杂区114，从而在p⁺掺杂区114与p⁺漏极掺杂区116之间形成无轻掺杂漏极结构。

根据本发明第二实施例，另包含一自对准硅化金属层212，位于p⁺源极掺杂区112上。硅化金属层212可延伸至间隙壁122的底部边缘。在选择栅极(sg)12的相对侧，在p⁺掺杂区114上形成一硅化金属层214。硅化金属层214与间隙壁122的底部边缘接壤但是与间隙壁142的底部边缘维持一预定距离。换句话说，硅化金属层212可覆盖p⁺源极掺杂区112的整个表面区域，而硅化金属层214仅部分覆盖p⁺掺杂区114表面区域。根据本发明第二实施例，硅化金属层214与间隙壁142的边缘间隔开。

同样地，在浮置栅极(fg)14的相对侧，提供一硅化金属层216位于p⁺漏极掺杂区116上。硅化金属层216与间隙壁142的底部边缘维持一预定距离。根据本发明第二实施例，在选择栅极(sg)12的顶面上提供一硅化金属层210。

值得注意的是，在浮置栅极(fg)14的顶面上没有形成硅化金属层。可提供一硅化金属阻挡层300可覆盖浮置栅极(fg)14。根据本发明第二实施例，硅化金属阻挡层300可包括氧化硅，但不限于此。

根据本发明第二实施例，硅化金属阻挡层300覆盖浮置栅极(fg)14的顶面、间隙壁142的表面、部分p⁺掺杂区114的表面及部分p⁺漏极掺杂区116的表面。前述硅化金属层214及216仅形成在未被硅化金属阻挡层300覆盖的p⁺掺杂区114和p⁺漏极掺杂区116的表面区域上。如图5所示，硅化金属阻挡层300可延伸至选择栅极(sg)12的顶面，且部分覆盖选择栅极(sg)12的顶面。

此外，可选择在硅化金属阻挡层300上沉积一共形的接触洞蚀刻停止层(cesl)312，以覆盖选择栅极(sg)12、浮置栅极(fg)14、硅化金属层212、214和216。根据本发明第二实施例，共形接触洞蚀刻停止层(cesl)312可以是氮化硅层，并且可以借由化学气相沉积工艺形成。

根据本发明第二实施例，接触洞蚀刻停止层(cesl)312中的硅对氮比例可被调整(例如借由调整反应室中的sih4/nh3比)以降低其电子捕获能力。值得注意的是，因为存在硅化金属阻挡层300，接触洞蚀刻停止层(cesl)312不与浮置栅极(fg)14或间隙壁142直接接触。借由硅化金属阻挡层300将浮置栅极(fg)14与接触洞蚀刻停止层(cesl)312隔离，可以提高单层多晶硅非易失性存储器的数据保持特性。

根据本发明第二实施例，另包含一层间介电层(ild)320，沉积于接触洞蚀刻停止层(cesl)312上。层间介电层(ild)320较接触洞蚀刻停止层(cesl)312厚，且完全填满选择栅极(sg)12与浮置栅极(fg)14之间的空隙。可视需要执行化学机械抛光(cmp)工艺以平坦化层间介电层(ild)320的顶面。在层间介电层(ild)320中形成源极线接触件321和位线接触件322。源极线sl和位线bl被定义在第一金属层中以分别连接到源极线接触件321和位线接触件322。

请参考图3。图3是根据本发明第三实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图。

如图3所示，单位晶胞3包含选择晶体管st及串接选择晶体管st的浮置栅极晶体管ft。根据本发明第三实施例，选择晶体管st及浮置栅极晶体管ft可位于半导体衬底100(诸如p型硅衬底)上。一n型阱(nw)110形成于半导体衬底100中。

选择晶体管st包含一选择栅极(sg)12、一选择栅极氧化层120，介于选择栅极(sg)12与半导体衬底100之间、一间隙壁122，位于选择栅极(sg)12的一侧壁上、一p⁺源极掺杂区112，位于n型阱(nw)110中、一p型轻掺杂漏极(pldd)区112a，接合p⁺源极掺杂区112、一p⁺掺杂区114，与p⁺源极掺杂区112间隔开，以及一p型轻掺杂漏极(pldd)区114a，接合p⁺掺杂区114。在操作中，一p型通道可形成于选择栅极(sg)12下方且介于p型轻掺杂漏极(pldd)区112a及p型轻掺杂漏极(pldd)区114a之间。

根据本发明第三实施例，浮置栅极晶体管ft包含一浮置栅极(fg)14、一浮置栅极氧化层140，介于浮置栅极(fg)14与半导体衬底100之间、一间隙壁142，位于浮置栅极(fg)14的一侧壁上、一p⁺掺杂区114、一p型轻掺杂漏极(pldd)区114b，接合p⁺掺杂区114，以及一p⁺漏极掺杂区116，与p⁺掺杂区114间隔开。一漏极侧延伸修正区60，位于单位晶胞3漏极侧上的间隙壁142正下方，且接近p⁺漏极掺杂区116。根据本发明第三实施例，漏极侧延伸修正区60的一导电性与p⁺漏极掺杂区116不同。

根据本发明第三实施例，一n型轻掺杂漏极(nldd)区116a形成于漏极侧延伸修正区60内。n型轻掺杂漏极(nldd)区116a接合p⁺漏极掺杂区116且位于间隙壁142正下方。选择晶体管st和浮置栅极晶体管ft共享p⁺掺杂区114。根据本发明第三实施例，选择栅极(sg)12和浮置栅极(fg)14由单层多晶硅制成，与逻辑工艺完全兼容。

根据本发明第三实施例，另包含一自对准硅化金属层212，位于p⁺源极掺杂区112上。硅化金属层212可延伸至间隙壁122的底部边缘。在选择栅极(sg)12的相对侧，在p⁺掺杂区114上形成一硅化金属层214。硅化金属层214与间隙壁122的底部边缘接壤但是与间隙壁142的底部边缘维持一预定距离。换句话说，硅化金属层212可覆盖p⁺源极掺杂区112的整个表面区域，而硅化金属层214仅部分覆盖p⁺掺杂区114表面区域。根据本发明第三实施例，硅化金属层214与间隙壁142的边缘间隔开。

同样地，在浮置栅极(fg)14的相对侧，提供一硅化金属层216位于p⁺漏极掺杂区116上。硅化金属层216与间隙壁142的底部边缘维持一预定距离。根据本发明第三实施例，在选择栅极(sg)12的顶面上提供一硅化金属层210。

值得注意的是，在浮置栅极(fg)14的顶面上没有形成硅化金属层。可提供一硅化金属阻挡层300可覆盖浮置栅极(fg)14。根据本发明第三实施例，硅化金属阻挡层300可包括氧化硅，但不限于此。

根据本发明第三实施例，硅化金属阻挡层300覆盖浮置栅极(fg)14的顶面、间隙壁142的表面、部分p⁺掺杂区114的表面及部分p⁺漏极掺杂区116的表面。如图5所示，硅化金属阻挡层300可延伸至选择栅极(sg)12的顶面，且部分覆盖选择栅极(sg)12的顶面。前述硅化金属层214及216仅形成在未被硅化金属阻挡层300覆盖的p⁺掺杂区114和p⁺漏极掺杂区116的表面区域上。

此外，可选择在硅化金属阻挡层300上沉积一共形的接触洞蚀刻停止层(cesl)312，以覆盖选择栅极(sg)12、浮置栅极(fg)14、硅化金属层212、214和216。根据本发明第三实施例，共形接触洞蚀刻停止层(cesl)312可以是氮化硅层，并且可以借由化学气相沉积工艺形成。

根据本发明第三实施例，接触洞蚀刻停止层(cesl)312中的硅对氮比例可被调整(例如借由调整反应室中的sih4/nh3比)以降低其电子捕获能力。值得注意的是，因为存在硅化金属阻挡层300，接触洞蚀刻停止层(cesl)312不与浮置栅极(fg)14或间隙壁142直接接触。借由硅化金属阻挡层300将浮置栅极(fg)14与接触洞蚀刻停止层(cesl)312隔离，可以提高单层多晶硅非易失性存储器的数据保持特性。

根据本发明第三实施例，另包含一层间介电层(ild)320，沉积于接触洞蚀刻停止层(cesl)312上。层间介电层(ild)320较接触洞蚀刻停止层(cesl)312厚，且完全填满选择栅极(sg)12与浮置栅极(fg)14之间的空隙。可视需要执行化学机械抛光(cmp)工艺以平坦化层间介电层(ild)320的顶面。在层间介电层(ild)320中形成源极线接触件321和位线接触件322。源极线sl和位线bl被定义在第一金属层中以分别连接到源极线接触件321和位线接触件322。

请参考图4。图4是根据本发明第四实施例所绘示的单层多晶硅非易失性存储器元件的单位晶胞示意性剖面图。

如图4所示，单位晶胞4包含选择晶体管st及串接选择晶体管st的浮置栅极晶体管ft。根据本发明第四实施例，选择晶体管st及浮置栅极晶体管ft可位于半导体衬底100(诸如p型硅衬底)上。一n型阱(nw)110形成于半导体衬底100中。

选择晶体管st包含一选择栅极(sg)12、一选择栅极氧化层120，介于选择栅极(sg)12与半导体衬底100之间、一间隙壁122，位于选择栅极(sg)12的一侧壁上、一p⁺源极掺杂区112，位于n型阱(nw)110中、一p型轻掺杂漏极(pldd)区112a，接合p⁺源极掺杂区112、一p⁺掺杂区114，与p⁺源极掺杂区112间隔开，以及一p型轻掺杂漏极(pldd)区114a，接合p⁺掺杂区114。在操作中，一p型通道可形成于选择栅极(sg)12下方且介于p型轻掺杂漏极(pldd)区112a及p型轻掺杂漏极(pldd)区114a之间。

根据本发明第四实施例，浮置栅极晶体管ft包含一浮置栅极(fg)14、一浮置栅极氧化层140，介于浮置栅极(fg)14与半导体衬底100之间、一间隙壁142，位于浮置栅极(fg)14的一侧壁上、一p⁺掺杂区114、一p型轻掺杂漏极(pldd)区114b，接合p⁺掺杂区114，以及一p⁺漏极掺杂区116，与p⁺掺杂区114间隔开。一漏极侧延伸修正区60，位于单位晶胞4漏极侧上的间隙壁142正下方，且接近p⁺漏极掺杂区116。

根据本发明第四实施例，一p^-轻掺杂漏极区116b，形成于漏极侧延伸修正区60内，且位于间隙壁142的正下方并接合p⁺漏极掺杂区116。p^-轻掺杂漏极区116b的掺杂浓度小于p型轻掺杂漏极(pldd)区114b及p⁺漏极掺杂区116。选择晶体管st和浮置栅极晶体管ft共享p⁺掺杂区114。根据本发明第四实施例，选择栅极(sg)12和浮置栅极(fg)14由单层多晶硅制成，与逻辑工艺完全兼容。

根据本发明第四实施例，另包含一自对准硅化金属层212，位于p⁺源极掺杂区112上。硅化金属层212可延伸至间隙壁122的底部边缘。在选择栅极(sg)12的相对侧，在p⁺掺杂区114上形成一硅化金属层214。硅化金属层214与间隙壁122的底部边缘接壤但是与间隙壁142的底部边缘维持一预定距离。换句话说，硅化金属层212可覆盖p⁺源极掺杂区112的整个表面区域，而硅化金属层214仅部分覆盖p⁺掺杂区114表面区域。根据本发明第四实施例，硅化金属层214与间隙壁142的边缘间隔开。

同样地，在浮置栅极(fg)14的相对侧，提供一硅化金属层216位于p⁺漏极掺杂区116上。硅化金属层216与间隙壁142的底部边缘维持一预定距离。根据本发明第四实施例，在选择栅极(sg)12的顶面上提供一硅化金属层210。

值得注意的是，在浮置栅极(fg)14的顶面上没有形成硅化金属层。可提供一硅化金属阻挡层300可覆盖浮置栅极(fg)14。根据本发明第四实施例，硅化金属阻挡层300可包括氧化硅，但不限于此。

根据本发明第四实施例，硅化金属阻挡层300覆盖浮置栅极(fg)14的顶面、间隙壁142的表面、部分p⁺掺杂区114的表面及部分p⁺漏极掺杂区116的表面。如图5所示，硅化金属阻挡层300可延伸至选择栅极(sg)12的顶面，且部分覆盖选择栅极(sg)12的顶面。前述硅化金属层214及216仅形成在未被硅化金属阻挡层300覆盖的p⁺掺杂区114和p⁺漏极掺杂区116的表面区域上。

此外，可选择在硅化金属阻挡层300上沉积一共形的接触洞蚀刻停止层(cesl)312，以覆盖选择栅极(sg)12、浮置栅极(fg)14、硅化金属层212、214和216。根据本发明第四实施例，共形接触洞蚀刻停止层(cesl)312可以是氮化硅层，并且可以借由化学气相沉积工艺形成。

根据本发明第四实施例，接触洞蚀刻停止层(cesl)312中的硅对氮比例可被调整(例如借由调整反应室中的sih4/nh3比)以降低其电子捕获能力。值得注意的是，因为存在硅化金属阻挡层300，接触洞蚀刻停止层(cesl)312不与浮置栅极(fg)14或间隙壁142直接接触。借由硅化金属阻挡层300将浮置栅极(fg)14与接触洞蚀刻停止层(cesl)312隔离，可以提高单层多晶硅非易失性存储器的数据保持特性。

根据本发明第四实施例，另包含一层间介电层(ild)320，沉积于接触洞蚀刻停止层(cesl)312上。层间介电层(ild)320较接触洞蚀刻停止层(cesl)312厚，且完全填满选择栅极(sg)12与浮置栅极(fg)14之间的空隙。可视需要执行化学机械抛光(cmp)工艺以平坦化层间介电层(ild)320的顶面。在层间介电层(ild)320中形成源极线接触件321和位线接触件322。源极线sl和位线bl被定义在第一金属层中以分别连接到源极线接触件321和位线接触件322。

须注意的是，上述实施例中的p型轻掺杂漏极(pldd)区114b也可以被n型轻掺杂漏极(nldd)区或p^-轻掺杂漏极区代替，或者，甚至被省略。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。