技术总结
本发明提出了一种碳化硅VDMOS器件。相比于传统结构，本发明的主要创新在于JFET区采用变化横向掺杂的方法。传统的平面栅碳化硅VDMOS为了降低器件导通状态下的JFET区电阻，常常整体提高JFET区的掺杂剂量，然而过高的JFET区掺杂在器件耐压时会导致栅氧化层中心处电场过高而击穿。本发明在JFET区采用变化横向掺杂的方法，JFET区的掺杂剂量由靠近p阱处向远离p阱处递减。器件导通时，导通电阻降低；耐压时，JFET区中心处由于低掺杂而降低栅氧化层电场尖峰，两侧的高掺杂部分抬高两侧栅氧化层原本较低的电场，栅氧化层中的电场沿横向分布更加均匀。JFET区变化掺杂的方法可有效降低器件导通电阻，同时在掺杂优化区间内不影响器件耐压。
技术研发人员：罗小蓉;张凯;孙涛;葛薇薇
受保护的技术使用者：电子科技大学
文档号码：201710137017
技术研发日：2017.03.09
技术公布日：2017.06.27