形成插片的方法和制造包括插片的半导体封装的方法与流程

相关申请的交叉引用

本申请基于35u.s.c.§119要求2016年10月13日在韩国知识产权局递交的韩国专利申请no.10-2016-0132889的优先权，其全部公开内容通过引用合并于此。

本发明构思的示例性实施例总体上涉及插片，更具体地涉及制造包括插片的半导体封装的方法。

背景技术：

可以在晶片上执行多种半导体工艺以便形成多个半导体芯片。可以在所述晶片上执行封装工艺。所述封装工艺可以将半导体芯片中的每一个安装在印刷电路板(pcb)上。因此可以制造半导体封装。

已经开发了诸如2.5维和3维封装之类的多维半导体封装。2.5维和3维封装中的每一个可以包括多个半导体芯片。半导体芯片可以垂直地安装在2.5维和3维封装中。硅通孔(tsv)技术可以用于形成穿过基板、管芯或插片的垂直电连接。

技术实现要素：

本发明构思的示例性实施例提供了一种形成插片的方法，更具体地提供了一种制造包括插片的半导体封装的方法。制造包括插片的半导体封装的方法可以具有增加的电特性和相对高的工艺产率。

本发明构思的示例性实施例提供了一种制造半导体封装的方法。所述方法包括：在插片基板的第一表面上形成光致抗蚀剂图案。所述插片基板包括电极区和划线区。使用光致抗蚀剂图案作为掩模来刻蚀插片基板，以形成分别在电极区和划线区上的第一开口和第二开口。绝缘层和导电层形成于插片基板的第一表面上。第二开口的宽度小于第一开口的宽度。所述绝缘层接触所述插片基板的第一表面、所述第一开口的内表面和所述第二开口的内表面中的每一个。

本发明构思的示例性实施例提供了一种形成插片的方法。所述方法包括：分别在插片基板的第一区域和第二区域中形成通孔电极和对准键结构。形成所述通孔电极和所述对准键结构包括在所述插片基板的第一表面上形成光致抗蚀剂图案。所述光致抗蚀剂图案与所述第一表面接触。使用所述光致抗蚀剂图案作为掩模来刻蚀所述插片基板，以形成第一开口和第二开口。所述通孔电极设置在所述第一开口中。所述对准键结构设置在所述第二开口中。在所述插片基板的第一表面上形成绝缘层、第一导电层和第二导电层。绝缘层接触插片基板的第一表面、第一开口的内表面和第二开口的内表面中的每一个。

附图说明

通过以下结合附图对示例性实施例的描述，这些和/或其他方案将变得更加明确并且更容易理解，在附图中：

图1是示出了根据本发明构思的示例实施例的用于制造半导体封装的插片晶片的平面图；

图2是示出了根据本发明构思的示例性实施例的图1的a部分的放大视图；

图3是示出了根据本发明总体构思示例性实施例的对准键的形状的平面图；

图4是示出了包括根据本发明构思的示例性实施例的插片在内的半导体封装的截面图；

图5是示出了根据本发明构思的示例性实施例的形成插片的方法的平面图；以及

图6至图17是根据本发明构思的示例性实施例的沿图5的线i-i’和ii-ii’得到的截面图。

具体实施方式

图1是示出了根据本发明构思的示例性实施例的用于制造半导体封装的插片晶片的平面图。图2是示出了根据本发明构思的示例性实施例的图1的a部分的放大视图。图3是根据本发明总体构思的示例性实施例的对准键的形状的平面图。

参考图1和图2，插片晶片1000可以包括多个电极区ea和划线区sl。划线区sl可以将多个电极区ea彼此分离。电极区ea可以与形成通孔电极70的区域相对应。划线区sl可以是用于例如在执行了制造插片晶片1000的工艺之后将插片晶片1000划片为插片200的区域。对准键结构80可以形成于划线区sl上。

对准键结构80可以具有与触点形状或沟槽形状类似的形状。参考图3，对准键结构80可以具有各种形状的图案k1、k2和k3。对准键结构80可以是局部对准键、全局对准键、登记对准键、覆盖对准键或测量键。

图4是示出了包括根据本发明构思的示例性实施例的插片在内的半导体封装的截面图。

参考图4，半导体封装1可以包括下底座基板190、插片200和半导体芯片210。插片200可以设置在下底座基板190上。半导体芯片210可以设置在插片200上。

下底座基板190可以包括玻璃、陶瓷或塑料。下底座基板190可以是用于半导体封装的基板。例如，下底座基板190可以是印刷电路板、陶瓷基板或带基板。下底座基板190可以包括第一焊盘192和第二焊盘194。第一焊盘192可以设置在下底座基板190的上表面上。第二焊盘194可以设置在下底座基板190的下表面上。第一焊盘192可以电连接至第二焊盘194，例如通过设置在下底座基板190中的电线。下底座基板190的第一焊盘192可以电连接和/或物理连接至下部互连部件202。

下底座基板190的第二焊盘194可以电连接和/或物理连接至外部互连部件196。下底座基板190可以连接至外部设备，例如通过外部互连部件196。例如，外部互连部件196可以是焊球。备选地，外部互连部件196可以具有倒装芯片互连结构。倒装芯片互连结构可以具有网格阵列，例如管脚网格阵列、焊球网格阵列或平面网格阵列。

插片200可以设置在下底座基板190上。插片200可以包括插片基板100、插片下焊盘112、通孔电极70和布线层130。插片下焊盘112可以电连接和/或物理连接至下部互连部件202。插片200可以例如通过下部互连部件202电连接至下底座基板190。

插片下焊盘112可以设置在插片基板100的下表面上。通孔电极70可以穿透插片基板100。插片下焊盘112可以例如通过通孔电极70电连接至布线层130。参考图17，插片基板100可以设置在具有绝缘层的插片基板100的下表面上。可以通过绝缘层暴露插片下焊盘112。

布线层130可以设置在插片基板100上。布线层130可以包括下焊盘132、层间电介质层138、电线图案136和上焊盘134。下面将参考图16更加详细地描述布线层130。布线层130的上焊盘134可以电连接和/或物理连接至上部互连部件204。

插片200可以设置有半导体芯片210。备选地，插片200可以设置有多个半导体芯片210。半导体芯片210可以是半导体逻辑芯片或半导体存储器芯片。例如，半导体芯片210可以包括系统lsi(大规模集成电路)、逻辑电路、诸如cis(cmos图像传感器)之类的图像传感器、mems(微机电系统)和诸如闪存、dram、sram、eeprom、pram、mram、reram、hbm(高带宽存储器)或hmc(混合存储器体)之类的存储设备中的一个或多个。

上部互连构件204可以设置在半导体芯片210的下表面上。半导体芯片210可以例如通过上部互连部件204电连接至插片200的布线层130。例如，上部互连部件204可以是焊球或结合线。上部互连部件204可以具有倒装芯片互连结构，所述倒装芯片互连结构具有网格阵列，例如管脚网格阵列、焊球网格阵列或平面网格阵列。

下面将更加详细地描述根据本发明构思的示例性实施例的形成插片的方法。

图5是示出了根据本发明构思的示例性实施例的形成插片的方法的平面图。图6至图17是根据本发明构思的示例性实施例的沿图5的线i-i’和ii-ii’得到的截面图。

参考图5和图6，插片基板100可以包括第一区域r1和第二区域r2。第一区域r1可以是图1的电极区ea的一部分。第二区域r2可以是图1的划线区sl的一部分。插片基板100可以包括上表面101和下表面102。上表面101和下表面102可以彼此面对。

插片基板100可以包括半导体或者绝缘材料。绝缘材料可以包括硅、锗、硅-锗(sige)、砷化镓(gaas)、玻璃或陶瓷。

参考图5和图7，光致抗蚀剂图案50可以形成于插片基板100的上表面101上。根据本发明构思的实施例，光致抗蚀剂图案50可以直接形成于插片基板100的上表面101上。因此，光致抗蚀剂图案50可以与插片基板100的上表面101直接接触。因此，在插片基板100和光致抗蚀剂图案50之间不可以分离地插入硬掩模。硬掩模可以包括形成为刻蚀工艺的刻蚀掩模的氧化硅层和/或氮化硅层。

插片基板100可以配置有与其上表面101直接接触的光致抗蚀剂图案50。因此，光致抗蚀剂图案50可以是当执行刻蚀工艺时的刻蚀掩模，以例如如下面更详细描述的对插片基板100进行刻蚀。捅片基板100可以具有减小发生下切或不存在下切。

光致抗蚀剂图案50可以包括第三开口51和第四开口52。第三开口51可以暴露第一区域r1的上表面101。第四开口52可以暴露第二区域r2的上表面101。第四开口52的宽度可以小于第三开口51的宽度。

根据本发明构思的示例性实施例，第四开口52可以具有各种形状，例如圆形、椭圆形、三角形、矩形或十字形。

参考图5和图8，可以在通过光致抗蚀剂图案50暴露的插片基板100的上表面101上执行刻蚀工艺。因此，可以形成第一开口10和第二开口20。在第一区域r1上，第一开口10可以具有孔洞形状或沟槽形状。孔洞形状或沟槽形状可以从插片基板100的上表面101朝着下表面102延伸。在第二区域r2上，第二开口20可以具有孔洞形状或沟槽形状。孔洞形状或沟槽形状可以从插片基板100的上表面101朝着下表面102延伸。然而，第一开口10和第二开口20的形状不限于此。例如，第一开口10和第二开口20可以具有柱状形状，所述柱状形状的直径沿从插片基板100的上表面101到下表面102的所述柱状形状的高度实质上相同。第一开口10和第二开口20可以具有锥形形状，所述锥形形状具有逐渐改变的直径(例如，沿朝着插片基板100的下表面102的方向直径减小)。

第二开口20的宽度可以小于第一开口10的宽度。例如，第一开口10的宽度可以在从几个微米到几百微米的范围。第二开口20的宽度可以在从几个纳米到几十纳米的范围。

可以执行单个刻蚀工艺以实质上同时形成第一开口10和第二开口20。第二开口20的深度可以小于第一开口10的深度，例如由于第三开口51的宽度和第四开口52的宽度之间的差异。可以执行干法刻蚀方法或湿法刻蚀方法，以例如对通过光致抗蚀剂图案50暴露的插片基板100的上表面101进行刻蚀。例如，可以执行干法刻蚀方法作为所述刻蚀工艺。

根据本发明构思的示例性实施例，可以在第二区域r2上形成多个第四开口52。因此，可以形成多个第二开口20。可以将多个第二开口20密集地布置成多种图案。例如参考图3，第二开口20可以设置成十字形图案(k2或k3)。

参考图5和图9，可以去除光致抗蚀剂图案50。光致抗蚀剂图案50的去除可以暴露插片基板100的上表面101。例如，可以执行灰化工艺以去除光致抗蚀剂图案50。

参考图5和图10，可以在插片基板100上保形地形成绝缘层30。在第一区域r1上，绝缘层30可以覆盖插片基板100的上表面101。绝缘层30也可以覆盖第一开口10的内表面。在第二区域r2上，绝缘层30可以覆盖插片基板100的上表面101。绝缘层30也可以覆盖第二开口20的内表面。绝缘层30可以包括氧化硅层、氮氧化硅层、氮化硅层或者其组合。

绝缘层30可以直接接触插片基板100的上表面101、第一开口10的内表面和第二开口20的内表面中的每一个。因为绝缘层30直接接触插片基板100的上表面101、第一开口10的内表面和第二开口20的内表面，可以减小或防止在形成第一开口10和第二开口20期间在插片基板100上产生的表面缺陷。在插片基板100上产生的表面缺陷可以是悬空键。

第一导电层32可以保形地形成在绝缘层30上。在第一区域r1上，第一导电层32可以部分地填充其中形成绝缘层30的第一开口10。

在第二区域r2上，第一导电层32可以填充其中形成绝缘层30的第二开口20。根据本发明构思的示例性实施例，绝缘层30和第一导电层32的厚度之和可以大于第二开口20的宽度的一半。

第一导电层32可以包括金属氮化物。例如，金属氮化物可以包括钛(ti)、氮化钛(tin)、钽(ta)或氮化钽(tan)。第一导电层32可以减小或防止导电材料扩散到插片基板100中。导电材料可以是在另一个工艺中形成的第二导电层36的组成部分。

第二导电层36可以形成在第一导电层32上。在第一区域r1上，第二导电层36可以部分地填充其中形成绝缘层30和第一导电层32的第一开口10。在第二区域r2上，第二导电层36可以设置在第一导电层32的上表面上。因此，第二导电层36可以不完全填充第二开口20。

第二导电层36可以包括金属材料。例如，第二导电层36可以包括铜(cu)。可以使用电镀工艺来形成第二导电层36。

参考图5和图11，可以在插片基板100上执行抛光工艺。可以执行抛光工艺，直到暴露出绝缘层30的上表面。抛光工艺可以去除第二导电层36和第一导电层32的部分。因此，可以部分地暴露绝缘层30。

可以使用化学机械抛光(cmp)来执行抛光工艺。绝缘层30可以是抛光停止层。在第一区域r1上，第二导电层36可以具有定位于插片基板100的上表面101上方的上表面。因此在附加的工艺中，图16的布线层130可以与第二导电层36的上表面电学地和/或物理地相连接。例如在第一区域r1上，第二导电层36的上表面可以与绝缘层30和第一导电层32中的每一个的上表面实质上共面。根据本发明构思的示例性实施例，在第二区域r2上，绝缘层30的上表面可以与第一导电层32的上表面实质上共面。

通过本文中讨论的工艺，插片基板100可以设置为具有至少一个通孔电极70和至少一个对准键结构80。通孔电极70可以包括在绝缘层30上形成的第一导电层32。通孔电极70也可以包括在第一导电层32上形成的第二导电层36。根据本发明构思的示例性实施例，对准键结构80可以包括第二开口20、绝缘层30和第一导电层32。绝缘层30可以至少填充第二开口20的一部分。第一导电层31可以填充第二开口20的剩余部分。

对准键结构80可以依赖于第二开口20的宽度而改变，这将在下面参考图12至图15详细描述。

参考图12，绝缘层30、第一导电层32和第二导电层36可以顺序地形成在图9的结构上。在第一区域r1上，绝缘层30和第一导电层32均可以部分地填充第一开口10的一部分。第二导电层36可以填充其中形成绝缘层30和第一导电层32的第一开口10的剩余部分。在第二区域r2上，绝缘层30和第一导电层32均可以部分地填充第二开口20的一部分。第二导电层36可以填充其中形成绝缘层30和第一导电层32的第二开口20的剩余部分。

参考图13，可以在插片基板100上执行抛光工艺，例如以暴露绝缘层30的上表面。对准键结构80可以包括第二开口20、绝缘层30、第一导电层32和第二导电层36。绝缘层30可以至少填充第二开口20的一部分。第一导电层32可以至少填充第二开口20的另一部分。第二导电层36可以填充第二开口20的剩余部分。根据本发明构思的示例性实施例，在第二区域r2上，绝缘层30的上表面可以与第一导电层32和第二导电层36中的每一个的上表面实质上共面。

参考图14和图15，在第二区域r2上，可以形成绝缘层30以填充第二开口20。第一导电层32和第二导电层36可以顺序地形成在绝缘层30上。第二开口20的宽度可以小于约绝缘层30的宽度的两倍。可以执行抛光工艺以暴露出绝缘层30的上表面。对准键结构80可以包括第二开口20和绝缘层30。绝缘层30可以填充第二开口20。

参考图5和图16，可以在图11的结构上形成布线层130。布线层130可以包括层间电介质层138、电线图案136、下焊盘132和上焊盘134。可以将电线图案136设置在层间电介质层138中。

层间电介质层138可以包括例如氧化硅、氮化硅和/或氮氧化硅。电线图案136可以包括金属，例如与第二导电层36中包括的材料实质上相同的材料。

下焊盘132、上焊盘134和电线图案136均可以选择性地设置在第一区域r1上。下焊盘132可以电连接到和/或物理连接到通孔电极70。电线图案136可以电连接到和/或物理连接到下焊盘132。上焊盘134可以电连接到和/或物理连接到电线图案136。

上焊盘134和下焊盘132均可以包括导电材料。例如，上焊盘134和下焊盘132均可以包括与电线图案136中包括的材料实质上相同的材料。

上焊盘134中的至少一个可以形成为具有比下焊盘132的尺寸小的尺寸。与下焊盘132和/或通孔电极70相比，上焊盘134可以更加密集地布置。例如，上焊盘134之间的间距d1可以小于下焊盘132之间的间距d2。上焊盘134之间的间距d1也可以小于通孔电极70之间的间距d3。电线图案136可以提供重新分布图案。

参考图5和图17，可以将插片基板100减薄，并且可以形成插片下焊盘112。当将插片基板100减薄时，插片基板100可以具有下表面103。可以通过下表面103暴露通孔电极70。可以部分地去除插片基板100的下部部分，例如以暴露绝缘层30、第一导电层32和第二导电层36中的每一个的部分。插片基板100的下表面103可以与绝缘层30、第一导电层32和第二导电层36的已暴露下表面中的每一个实质上共面。

插片下焊盘112可以形成在通孔电极70的已暴露下表面上。通孔电极70和插片下焊盘112可以彼此电连接和/或物理连接。插片基板100可以设置在具有绝缘层113的其下表面103上。可以通过绝缘层113暴露插片下焊盘112。备选地，绝缘层113可以不形成在插片基板100的下表面103上。

可以在插片基板100上执行划片工艺。划片工艺可以形成多个插片200。划片工艺可以部分地或完全地去除插片基板100的第二区域r2。可以通过划片工艺去除对准键结构80。本发明构思的示例性实施例不限于此。例如，可以不去除对准键结构80的至少一部分。

下面将参考图4加详细地讨论根据本发明构思的示例性实施例的制造半导体封装的方法。

参考图4可以提供插片200。可以通过与参考图5至图17讨论的那些工艺相同或者类似的工艺来形成插片200，并且可以省略其详细描述。

半导体芯片210可以附着至插片200的上表面。可以将上部互连结构204插入到半导体芯片210和插片200的上焊盘134之间。可以执行热轧工艺和/或回流工艺，例如以将上部互连部件204附加至插片200的上焊盘134和半导体芯片210的下侧面中的每一个。上部互连部件204可以将半导体芯片210电连接至插片200。

下底座基板190可以附着至插片200的下表面。下底座基板190可以包括第一焊盘192和第二焊盘194。第一焊盘192可以设置在下底座基板190的上表面上。第二焊盘194可以设置在下底座基板190的下表面上。第一焊盘192可以电连接到第二焊盘194。外部互连部件196可以附着至下底座基板190的下表面。外部互连部件196可以电连接到和/或物理连接到第二焊盘194。

下部互连部件202可以插入到下底座基板190的第一焊盘192和插片200的插片下焊盘112之间。可以执行热轧工艺和/或回流工艺，例如以将下部互连部件202附加至下底座基板190的第一焊盘192和插片200的插片下焊盘112中的每一个。插片200可以例如通过下部互连部件202电连接至下底座基板190。

根据本发明构思的示例性实施例，可以提供一种插片基板。插片基板可以具有光致抗蚀剂图案。光致抗蚀剂图案可以与插片基板的上表面接触。可以使用光致抗蚀剂图案作为刻蚀掩模在插片基板上执行刻蚀工艺。因此，可以减小或消除在刻蚀工艺期间在插片基板上产生的下切。因此，可以获得一种形成插片的方法和制造包括所述插片的半导体封装的方法，其具有增加的电学特性，并且可以获得相对高的产率。

尽管本文中已结合附图描述了本发明构思的示例性实施例，但本领域技术人员将显而易见的是，在不脱离本发明精神和范围的情况下，可以进行多种改变和修改。