本发明涉及含有氧化物半导体层的薄膜晶体管。更具体地说，特别是涉及作为顶栅型的薄膜晶体管，适合用于例如液晶显示器和有机el显示器等的显示装置的薄膜晶体管。
背景技术
非晶氧化物半导体，与现有的非晶硅薄膜相比，具有更高的载流子浓度，可期待其面向具有大型·高分辨率·高速驱动要求的划时代显示器的应用。另外非晶氧化物半导体，因为光学带隙大，能够以低温成膜，所以能够在树脂基板上成膜，也可期待其应用到轻而透明的显示器上。
作为上述氧化物半导体，例如专利文献1～3所示，熟知的是由铟、镓、锌和氧构成的in-ga-zn系(igzo系)非晶氧化物半导体。
另外在薄膜晶体管中，有底栅型和顶栅型这两种构造，根据其特征和特性分别使用。底栅型具有的特征是，掩模数少，可抑制制造成本，多用在使用了非晶硅的薄膜晶体管中。
另一方面，顶栅型能够制作微细的晶体管，以寄生电容小为特征，经常用在使用了多晶硅的薄膜晶体管中。在氧化物半导体中，也是根据用途和特性，以最大限度发挥其性能的方式，应用作为顶栅型最佳的薄膜晶体管构造。
【现有技术文献】
【专利文献】
【专利文献1】日本国特开2010-219538号公报
【专利文献2】日本国特开2011-174134号公报
【专利文献3】日本国特开2013-249537号公报
但是，使用上述igzo系的氧化物半导体制作薄膜晶体管(tft：thinfilmtransistor)时的场效应迁移率(以下，有称为载流子迁移率，或仅称为迁移率的情况)为10cm2/vs以下，为了应对显示装置的大画面化、高精细化和高速驱动化，要求拥有更高迁移率的材料。
另外，若氢扩散到氧化物半导体，则载流子浓度变化，若氢过剩地扩散，则氧化物半导体导体化。但是，氢适度扩散到高迁移率氧化物半导体中，会导致载流子迁移率增加，显示出高迁移率。
技术实现要素：
鉴于上述实际情况，在本发明中，为了在顶栅型薄膜晶体管中，适用高迁移率的氧化物半导体，并最大限度发挥其性能，提供一种最佳的薄膜晶体管构造。
对此，本发明者们发现，通过采用特定的氧化物半导体层的金属元素的原子比与保护层、缓冲层，能够解决上述课题，从而完成本发明。
即、本发明如下。
[1]一种薄膜晶体管，是在基板上按顺序至少具有氧化物半导体层、栅绝缘膜、栅电极、源-漏电极和保护膜，还含有保护层的薄膜晶体管，其中，
所述氧化物半导体层由in、ga、sn和o所构成的氧化物构成，各金属元素的原子数比满足如下关系：
0.30≤in/(in+ga+sn)≤0.50
0.19≤ga/(in+ga+sn)≤0.30和
0.24≤sn/(in+ga+sn)≤0.45，
所述保护层含有sinx，并且
迁移率为35cm2/vs以上。
[2]根据所述[1]记述的薄膜晶体管，其中，所述氧化物半导体层中的in和ga的原子数比满足0.60≤in/(in+ga)≤0.70的关系。
[3]根据所述[1]或[2]记述的薄膜晶体管，其中，所述栅绝缘膜由siox、与sinx和sioynz中的至少任意一者构成，
所述氧化物半导体层与所述栅绝缘膜中的所述siox相接。
[4]根据所述[3]记述的薄膜晶体管，其中，所述栅绝缘膜中的所述siox的厚度、与所述sinx和所述sioynz中的至少任意一者的合计的厚度的比为1:1～1:4。
[5]一种薄膜晶体管，是在基板上按顺序至少具有缓冲层、氧化物半导体层、栅绝缘膜、栅电极、源-漏电极和保护膜，还含有保护层的薄膜晶体管，其中，
所述氧化物半导体层由in、ga、sn和o所构成的氧化物构成，各金属元素的原子数比满足如下关系：
0.30≤in/(in+ga+sn)≤0.50
0.19≤ga/(in+ga+sn)≤0.30、和
0.24≤sn/(in+ga+sn)≤0.45，
所述缓冲层含有sinx和sioynz中的至少任意一者，
所述保护层含有sinx，并且
迁移率为35cm2/vs以上。
根据本发明，能够得到作为氧化物半导体层适用in-ga-sn系氧化物，并实现了高迁移率的顶栅型薄膜晶体管。
附图说明
图1是本发明的顶栅型的薄膜晶体管的概略剖面图。
图2是表示本发明的顶栅型的薄膜晶体管的其他方式的概略剖面图。
具体实施方式
本发明的薄膜晶体管，将含有in、ga和sn作为金属元素的in-ga-sn系氧化物用于顶栅型薄膜晶体管的半导体层时，通过恰当控制各个金属元素的原子数比，并且使sinx和sioynz这样的作为氢扩散源的绝缘层在薄膜晶体管构造中以适当的形式介入，从而实现了氧化物半导体层的高迁移率。
即，本发明的薄膜晶体管，是在基板上按顺序至少具有氧化物半导体层、栅绝缘膜、栅电极、源-漏电极和保护膜的顶栅型的tft，此外还含有保护层，
所述氧化物半导体层，由in、ga、sn和o所构成的氧化物构成，各金属元素的原子数比满足如下关系：
0.30≤in/(in+ga+sn)≤0.50
0.19≤ga/(in+ga+sn)≤0.30、和
0.24≤sn/(in+ga+sn)≤0.45，
并且，所述保护层含有sinx。
本发明的薄膜晶体管具有上述构成，并且通过进行后退火处理，能够具有35cm2/vs以上的高迁移率。
还有，在本说明书中所谓“保护膜”，意思是保护源-漏电极的膜，称为钝化膜或最终保护膜等。另外，所谓“保护层”，意思是称为protectionlayer等的层，是用于保护tft免受蚀刻酸溶液侵蚀等的层。
另外，作为本发明的薄膜晶体管的其他方式，也可以在基板与氧化物半导体层之间设置缓冲层。即，也可以在基板上按顺序至少具有缓冲层、氧化物半导体层、栅绝缘膜、栅电极、源-漏电极和保护膜。这种情况下，所述缓冲层含有sinx和sioynz中的至少任意一者。
(氧化物半导体层)
本发明的氧化物半导体层由in、ga、sn和o所构成的氧化物构成，各金属元素对于in、ga和sn的合计的原子数比满足下述关系式。
0.30≤in/(in+ga+sn)≤0.50
0.19≤ga/(in+ga+sn)≤0.30、和
0.24≤sn/(in+ga+sn)≤0.45。
金属元素之中，in是有助于导电性提高的元素。
in原子数比越大，即，在金属元素中所占的in量越多，氧化物半导体层的导电性越提高，因此场效应迁移率增加。为了有效地发挥上述作用，需要使in原子数比为0.30以上。上述in原子数比优选为0.31以上，更优选为0.35以上。
另一方面，若in原子数比过大，则载流子密度过度增加，存在阈值电压降低至负电压的情况等。因此，in原子数比使上限为0.50以下，优选为0.48以下，更优选为0.45以下。
ga是有助于减少氧缺乏和控制载流子密度的元素。
ga原子数比越大，氧化物半导体层的电稳定性越提高，发挥着抑制载流子过剩发生的效果。为了有效地发挥上述作用，需要使ga原子数比为0.19以上。上述ga原子数比优选为0.22以上，更优选为0.25以上。
另一方面，若ga原子数比过大，则氧化物半导体层的导电性降低，场效应迁移率容易降低。因此，ga原子数比使上限为0.30以下，优选为0.28以下。
sn是有助于提高酸蚀刻耐性的元素。
sn原子数比越大，氧化物半导体层对于无机酸蚀刻液的耐性越提高。为了有效地发挥上述作用，sn原子数比需要为0.24以上。上述sn原子数比优选为0.30以上，更优选为0.31以上，进一步优选为0.35以上。
另一方面，若sn原子数比过大，则氧化物半导体层的场效应迁移率降低，并且对于酸蚀刻液的耐性过度提高，氧化物半导体层膜自身的加工变得困难。因此，sn原子数比使上限为0.45以下，优选为0.40以下，更优选为0.38以下。
此外，氧化物半导体层的组成，优选in、ga的金属元素比率满足下式。
0.60≤in/(in+ga)≤0.70
若增加in添加量，则使载流子密度增加，但缺陷也增加，可靠性降低，因此使ga添加而加以平衡，可以对载流子密度与缺陷进行控制，能够得到可靠性高的氧化物半导体层。因此，优选满足上述关系式。
还有，这里所说的可靠性，是指在一边从薄膜晶体管的玻璃侧照射光，一边施加负偏压和温度应力的nbtis试验中，阈值电压的偏移量(δvth)越小，可靠性越高。
具有上述氧化物半导体层的本发明的薄膜晶体管，迁移率为35cm2/vs以上，优选为迁移率40cm2/vs以上，更优选显示出高于50cm2/vs的高迁移率。使用以往所用的in-ga-zn-o(igzo)的薄膜晶体管，因为迁移率为10cm2/vs左右，所以迁移率大幅增加。
这时在源-漏电极间流通的漏电流也增加，但这是由于本发明的氧化物半导体层，具有比igzo高的载流子浓度。
本发明的氧化物半导体层的高迁移率化，与经过热处理而从保护层，优选经由与氧化物半导体层相接的氧化硅siox而从保护层，向氧化物半导体层扩散的氢和氢化合物有关。
即，若氢和氢化合物向氧化物半导体层扩散，则氧化物半导体层的载流子密度增加。构成保护层的sinx中所含的氢和氢化合物之所以扩散到氧化物半导体层中，是在施加200℃以上的热处理(后退火处理)时。
另外，在基板与氧化物半导体层之中具有缓冲层的薄膜晶体管中，氧化物半导体层的高迁移率化，与从氧化物半导体层相接的缓冲层向氧化物半导体层扩散的氢和氢化合物有关。还有，构成该缓冲层的sinx和sioynz中的至少任意一者中包含的氢和氢化合物扩散到氧化物半导体层中。
(保护层、栅绝缘膜和缓冲层)
本发明的保护层含有sinx。如果含有sinx，则保护层可以是单膜，也可以是层叠膜，但从过剩的氢扩散有可能导致氧化物半导体的导体化风险这一点出发，优选为在与氧化物半导体接触的一侧形成有氧化硅膜的层叠膜。
保护层优选使用运用cvd(化学气相沉积：chemicalvapordeposition)法形成的sinx膜。
使用cvd法成膜的sinx膜中，含有25原子％左右的高浓度的氢。该氢经过在薄膜晶体管形成的工序中施加的热过程(后退火处理)而扩散到氧化物半导体层中，氧化物半导体层变为具有高载流子迁移率的层。
另外，也可以使氢的扩散源为栅绝缘膜。即，也可以使栅绝缘膜与保护层一起作为含有sinx的膜。所谓含有sinx的膜，不限于单层sinx膜，也可以是层叠膜。另外，也能够使用与sinx同样地包含含有氢的sioynz的膜
若使保护层和栅绝缘膜为单层sinx膜，则氢过剩地扩散到氧化物半导体层中，因此在氧化物半导体层上成膜氢含量少的siox膜，在其上连续成膜sinx膜，由此可以抑制向氧化物半导体层过剩的氢扩散，因此更为优选。
即，栅绝缘膜优选含有siox、与sinx和sioynz中的至少任意一者。例如，可列举siox单膜与sinx或sioynz的单膜的层叠膜；siox单膜、sinx单膜和sioynz单膜的层叠膜等。其中，从成本的观点出发，优选siox单膜与sinx单膜或sioynz单膜的层叠膜。
在栅绝缘膜中，从避免过剩的氢扩散造成导体化这一点出发，siox的厚度、与sinx和sioynz的至少任意一者的合计的厚度的比优选为1:1～1:4，更优选为1:1～1:2。还有，siox的厚度与sinx和sioynz中的至少任意一者的合计的厚度，能够由椭圆偏振仪测量。
另外，作为可以进行与之同样的氢扩散的构造，可列举在基板与氧化物半导体层之间具有缓冲层的情况。即，具有缓冲层时，该缓冲层含有sinx和sioynz中的至少任意一者即可。这时，保护层、栅绝缘膜可以含有sinx，也可以不含，但更优选保护层含有sinx。
还有，缓冲层可以是单膜，也可以是层叠膜。
缓冲层与保护层同样，由cvd法形成的手法有效。通过缓冲层含有sinx和sioynz中的至少任意一者，同样能够期待从该缓冲层向氧化物半导体层的氢扩散。
这时，通过在与氧化物半导体层相接的界面再插入(成膜)氢少的siox膜，能够抑制氢向氧化物半导体层过剩地扩散，因此更为优选。
(栅电极、源-漏电极和保护膜)
本发明的薄膜晶体管的栅电极、源-漏电极、保护膜，能够分别使用现有公知的。
即，作为栅电极，例如能够优选使用电阻率低的al、cu的金属，耐热性高的mo、cr、ti等的高熔点金属，或其合金。
作为源-漏电极，例如可列举含有mo、al、cu、ti、ta、w、nb、或其合金的配线层。其例如能够通过磁控管溅射法成膜金属薄膜后，由光刻法进行图案化，并进行湿法蚀刻而形成电极。
另外，保护膜能够保护源-漏电极即可，例如可列举硅氮化膜、硅氧化膜、硅氧氮化膜、bpsg、psg等。
(薄膜晶体管的形成方法)
本发明的薄膜晶体管是顶栅型，其代表性的概略剖面图显示在图1中，下述展示形成方法的一例，但不限定于此。
首先，在基板1上形成氧化物半导体层2。作为基板，可列举玻璃基板、硅基板和耐热性的树脂薄膜等。在该基板上使用溅射法等进行氧化物半导体层的形成。
氧化物半导体层的组成，能够视为与溅射靶的组成相同的组成，但也能够通过icp发光分光法测定。
从薄膜晶体管特性这一点出发，氧化物半导体层的膜厚优选为30～100nm，更优选为40～50nm。氧化物半导体层的厚度能够由段差仪测量。
溅射的条件没有特别限制，但优选气压控制在1～5mtorr的范围。气压低于1mtorr时，有膜密度不充分的情况，若气压高于5mtorr，则有得不到能够取得tft的可靠性这样充分的膜质的情况。气压更优选为2mtorr以上，另外，更优选为4mtorr以下，进一步优选为3mtorr以下。
还有，也可以在氧化物半导体层的成膜前通过cvd法等形成缓冲层(未图示)。tft具有含sinx的保护层时，作为缓冲层，能够使用siox、sinx、sioynz等。其中，优选含有sinx和sioynz中的至少任意一者，例如，可列举更优选siox膜和sinx膜的层叠膜，或siox膜和sioynz膜的层叠膜等。
形成氧化物半导体层后，进行热处理，进行栅绝缘膜3的成膜。作为热处理条件，气氛优选为大气气氛或水蒸气气氛。另外，热处理温度从膜质提高的观点出发，优选为350～450℃，更优选为380～400℃。热处理时间从膜质提高的观点出发，优选为30分钟～2小时，更优选为30分钟～1小时。
栅绝缘膜优选通过cvd法成膜。栅绝缘膜优选为siox膜与sinx膜的层叠膜，或siox膜与sioynz膜的层叠膜。
其次在形成栅电极4后，作为保护层5，通过cvd法等成膜含有sinx的层，并形成通孔。
通孔首先由光刻法等形成通孔图案，再由rie等离子体蚀刻装置等形成通孔。
其后，通过光刻和湿法蚀刻等形成源-漏电极6，最后形成保护膜(未图示)，进行热处理(后退火处理)。
热处理以能够得到预期的氧化物半导体层的膜质的方式，适宜设定热处理条件。例如，从抑制氧化物半导体与保护层界面的电子陷阱的观点出发，热处理温度优选为200～300℃，更优选为250℃～290℃。热处理时间，从抑制上述陷阱的观点出发，优选为30～90分钟，更优选为30～60分钟。气氛没有特别限定，例如，可列举氮气氛、大气气氛等。若不进行后退火处理，则构成保护层的sinx中所含的氢和氢化合物无法扩散到氧化物半导体层中，因此与本发明的氧化物半导体层互不相符，所得到的薄膜晶体管的迁移率也低，与本发明的薄膜晶体管不同。
另外，本发明的顶栅型薄膜晶体管的其他方式的概略剖面图显示在图2中。
在图2的薄膜晶体管中，形成栅电极4后，连续从栅电极4之上进行等离子体蚀刻，只留下栅电极正下方的栅绝缘膜3而除去其他。然后作为保护层5，成膜含有sinx的膜，在该保护层上形成通孔，形成源-漏电极6。而后在保护膜形成之后，进行热处理，从而能够得到高迁移率的薄膜晶体管。
即，本发明的薄膜晶体管是顶栅型，具有特定组成的氧化物半导体层，和含有sinx的保护层，可实现高迁移率。
根据本发明者们的研究结果可知，通过具有这样的特征，上述保护层中所含有的氢扩散到上述氧化物半导体层中，非常有助于高迁移率的显现。这样的迁移率提高作用，通过使用本发明的tft首次取得，例如，使用前述专利文献1等所述的igzo系的氧化物半导体层时并不发生，这一点由后述的实施例证实。
还有，为了使薄膜晶体管的沟道区域的载流子浓度有效地增加，认为不仅在保护层中含有sinx，而且还使sinx层介入栅绝缘膜和缓冲层的一部分，但过剩的氢扩散使氧化物半导体层导体化，因此需要注意。
sinx中含有的氢量根据用于成膜的硅烷和氨气的量变化，此外还根据成膜温度和成膜功率等的成膜条件变化。一般来说，因为栅绝缘膜要求高可靠性，所以在320℃～350℃的高温下成膜，氢含量少至8原子％以下。但是保护层能够降低温度，或使气体的比率变化，能够实现氢含量为25原子％左右的很高的量。
此外图2的薄膜晶体管其特征是，相比图1的薄膜晶体管，sinx(保护层5)靠近至沟道邻域。这一构造中，来自sinx的氢容易扩散至沟道邻域。
例如，若增加sinx的氢含量，或将保护层形成后的热处理温度提升到300℃以上，则更多的氢被注入到氧化物半导体层，与保护层的sinx相接的区域的氧化物半导体层中载流子浓度过剩，容易导体化。
在顶栅型tft中，即使对形成于氧化物半导体层的栅电极正下方的沟道，与截至源-漏电极之间存在的氧化物半导体层施加栅电压，沟道也不会生成，因此成为单纯的电阻层，阻碍漏电流的流通。因此，以栅电极为掩模而蚀刻栅绝缘膜后，接连通过等离子体照射、激光照射和药液处理等诱发氧化物半导体层表面的缺陷而使载流子发生，积极地降低沟道以外的部分的氧化物半导体的电阻。
可是使用了本发明的氧化物半导体层的顶栅型薄膜晶体管的情况下，通过使保护层的sinx的氢过剩地注入氧化物半导体层而调整成膜条件和热处理条件，由此可以使沟道以外的氧化物半导体层很容易地导体化，因此漏电流更容易流通，容易发生高迁移率化。
如此得到的发明的顶栅型薄膜晶体管，如后述表1所示，可以具有迁移率35cm2/vs以上，优选为迁移率40cm2/vs以上的高迁移率。
【实施例】
以下，列举实施例和比较例更地具体说明本发明，但本发明不受这些实施例限定。
[试验例]
通过下述步骤制作本发明的薄膜晶体管。
首先在玻璃基板(コーニング社制eaglexg，直径101.6mm×厚度0.7mm)上，作为氧化物半导体层(膜厚100nm)，按表1所述的原子比(ga:in:sn)成膜ga-in-sn-o膜。在成膜中，使用金属元素的比率相同的溅射靶，并用dc溅射法成膜。还有，在试验例4、5和7中，在玻璃基板上成膜氧化物半导体层之前，通过cvd形成作为硅氧化膜(siox膜)和硅氮化膜(sinx膜)的层叠膜的缓冲层。
溅射所使用的装置，是株式会社アルバック社制“cs-200”，溅射条件如下所述。
(溅射条件)
基板温度：室温
成膜功率：dc200w
气压：1mtorr
氧分压：100×o2/(ar+o2)＝4％
接着，在大气中以350℃进行1小时的热处理，使用等离子体cvd装置，连续成膜硅氧化膜(siox膜)，或作为硅氧化膜(siox膜)和硅氮化膜(sinx膜)的层叠膜的栅绝缘膜。然后形成栅电极(膜厚250nm)，以cvd法成膜含有sinx的保护层。还有，在试验例3～5中，为含有siox的保护层。
栅绝缘膜成膜的等离子体cvd法中，在siox膜的成膜时，以载气：sih4和n2o的混合气体，成膜功率：300w，成膜温度：350℃的条件进行成膜。另外，在sinx膜的成膜时，以载气：sih4和n2和nh3的混合气，成膜功率：300w，成膜温度：320℃的条件进行成膜。
栅电极使用纯mo溅射靶，通过dc溅射法，以成膜温度：室温，成膜功率：300w，载气：ar，气压：2mtorr的条件进行成膜。
保护层的cvd法中，在siox膜的成膜时，以载气：sih4和n2o的混合气体，成膜功率：300w，成膜温度：200℃的条件进行成膜。另外，在sinx膜的成膜时，以载气：sih4和n2和nh3的混合气，成膜功率：300w，成膜温度：200℃的条件进行成膜。
接着，通过光刻形成通孔图案，以rie等离子体蚀刻装置在硅氧化膜上形成通孔，成膜膜厚100nm的mo电极，通过光刻和由磷硝醋酸进行的湿法蚀刻形成源-漏电极。然后用等离子体cvd，对于sinx膜，以载气：sih4和n2和nh3的混合气，成膜功率：300w，成膜温度：150℃的条件形成保护膜后，最后在250℃的氮气氛中进行30分钟的热处理(后退火处理)。还有，根据试验例，可不进行后退火处理。
在湿法蚀刻中，使用关东化学社制“ito-07n”，使液温为室温。
[评价方法]
(氢含量)
得到的保护层、栅绝缘膜及缓冲层的氢含量通过高分辨率erda(highresolution-elasticrecoildetectionanalysis；hr-erda)进行测量。装置是神户制钢所制高分辨率rbs分析装置hrbs500，测量条件如以下所示。
(测量条件)
入射离子的能量：480kev
离子种类：n+
散射角：30度
入射角：相对于试料面的法线为70度
试料电流：约2na
照射量：约0.4μc
使能量480kev的n+离子相对于试料面的法线以70度的角度入射，在散射角30度的位置，利用致偏磁场型能量分析器，检测反冲的氢离子。照射量通过在束路径上使振子振动，测量照射到振子上的电流量而求得。然后以氢信号的高能量侧边缘的中点为基准，将横轴的沟道转换成反冲离子的能量，减去系统背景而计算出来。
(迁移率)
对于所得到的薄膜晶体管，进行迁移率的测量。用于迁移率的测量的装置是manualprober(マニュアルプローバー)和半导体参数分析仪的keithley(ケスレー)4200-scs，以下展示测量条件。
(测量条件)
栅电压：-30～30v(0.25v步进)
漏电压：+10v
场效应迁移率μfe，根据tft特性，在作为vg＞vd-vth的饱和区域导出。在饱和区域，以vg为栅电压，vd为漏电压，id为漏电流，l、w分别为tft元件的沟道长度、沟道宽度，ci为栅绝缘膜的静电容量，μfe为场效应迁移率。
μfe由以下的算式导出。在本实施例中，根据满足线形区域的栅电压附近的漏电流-栅电压特性(id-vg特性)的斜率，导出场效应迁移率μfe。本实施例中，以后述的应力外加试验实施后的场效应迁移率μfe作为“迁移率”记述在表1中。另外，表1中所谓“迁移率”为“导体化”，意思是薄膜晶体管没有达成断开状态的状态。
【算式1】
(nbtis)
所得到的薄膜晶体管的可靠性，通过一边从薄膜晶体管的玻璃基板侧照射光，一边外加负偏压和温度应力的nbtis试验评价。以下示出测量条件，阈值电压的偏移量(δvth)越小，可以说可靠性越高。
用于nbtis试验的装置是manualprober(マニュアルプローバー)，和半导体参数分析仪的keithley(ケスレー)4200-scs，以下示出测量条件。
(测量条件)
栅电压：-20v
漏电压：+10v
基板分级温度：60℃
光照射条件：从基板背面(玻璃基板)以25000nit照射白色led2小时
nbtis试验的结果显示在表1中，所谓“○”意思是试验前的阈值电压(漏电流高于1na时的栅电压)，在试验前和试验后偏移的量在5v以下，所谓“×”意思是偏移在量高于5v，所谓“-”意思是未进行试验。
(蚀刻加工性)
所得到的薄膜晶体管的蚀刻加工性，通过由段差仪测量蚀刻加工时的膜减量进行评价。段差计使用αstep，在以kapton胶带进行遮盖的状态下浸渍在蚀刻液中，之后剥离kapton胶带而形成段差，使触针(针)扫描来测量段差。
蚀刻加工性的试验结果表示在表1的“蚀刻”中，所谓“○”意思是可以进行蚀刻加工(膜减少)，所谓“×”是不能进行蚀刻加工(膜未减少)。
还有，表1中所谓“综合”为“○”意思是满足全部的特性，所谓“×”是至少不满足一个以上的特性。
【表1】
详细并参照特定的实施方式说明了本发明，但不脱离本发明的精神和范围能够加以各种样变更和修改，这对本领域技术人员来说很清楚。
本申请基于2016年4月4日申请的日本专利申请(特愿2016-075375)，其内容在此作为参照编入。
【产业上的可利用性】
本发明对于提高顶栅型薄膜晶体管的迁移率，例如在液晶显示器和有机el显示器等的显示装置中有用。
【符号的说明】
1基板
2氧化物半导体层
3栅绝缘膜
4栅电极
5保护层
6源-漏电极