半导体封装结构及其制造方法与流程

本发明涉及一种半导体封装结构及其制造方法，尤其涉及一种具有缓冲墙的半导体封装结构及其制造方法。

背景技术：

在半导体产业中，集成电路(integratedcircuits,ic)的生产，主要可分为以下三个阶段，集成电路设计(icdesign)、集成电路的制作(icprocess)及集成电路的封装制程(icpackage)，其中封装制程通常是通过封装胶体包覆芯片及导线，其目的在于防止芯片受到外界湿度影响及杂尘污染。

现有半导体封装技术中，封装胶体是流动胶体灌注至芯片上之后固化所形成。而在灌注的过程中，流动的封装胶体中的充填粒子(filler)容易随模流流动而直接冲击于芯片边缘与基板之间，导致芯片偏移、上掀而损坏。

技术实现要素：

本发明提供一种半导体封装结构及其制造方法，其可降低灌模(molding)的过程中流动胶体损坏芯片的机率。

本发明的半导体封装结构包括线路基板、芯片、黏胶层、多条导线及封装胶体。线路基板包括相对的第一面、第二面、贯穿第一面与第二面的贯槽及位于第二面上的多个第一接垫。芯片配置于线路基板的第一面上且覆盖部分的贯槽。芯片包括朝向第一面的主动面及位于主动面上且外露于贯槽的多个第二接垫，其中贯槽包括未被芯片覆盖的模流口。黏胶层配置于线路基板的第一面与芯片之间，且包括延伸至模流口旁的至少一缓冲墙。多条导线穿过贯槽且连接于第一接垫及第二接垫。封装胶体包覆线路基板的第一面、部分的第二面、芯片、黏胶层及多条导线，且填充于贯槽及模流口。

本发明的半导体封装结构的制造方法包括下列步骤。提供线路基板。线路基板包括相对的第一面、第二面、贯穿第一面与第二面的贯槽及位于第二面上的多个第一接垫。形成黏胶层于线路基板的第一面的靠近贯槽处。设置芯片于黏胶层上，且芯片覆盖部分的贯槽，其中芯片包括朝向第一面的主动面及位于主动面上且外露于贯槽的多个第二接垫，贯槽包括未被芯片覆盖的模流口，且黏胶层包括延伸至模流口旁的至少一缓冲墙。设置穿过贯槽的多条导线，且多条导线连接于第一接垫及第二接垫。注入流动胶体至线路基板、黏胶层、芯片上，且部分的流动胶体从第一面经过模流口流至第二面的多条导线上，其中各缓冲墙的至少一部分的延伸方向不平行于流动胶体的流动方向。固化流动胶体而形成封装胶体，其中封装胶体包覆线路基板的第一面、部分的第二面、芯片、黏胶层及多条导线，且填充于贯槽及模流口。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为依照本发明的一实施例所示出的半导体封装结构的制作方法的上视示意图。

图2为沿图1的a-a’线的剖面示意图。

图3为图1的前侧视图。

图4a为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。

图4b为图4a的a-a’线的剖面示意图。

图4c为图4a的前视示意图。

图5a为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。

图5b为沿图5a的a-a’线的剖面示意图。

图6为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。

图7为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。

附图标记说明

100、100a、100b、100c、100d：半导体封装结构；

110：线路基板；

111：第一面；

112：芯片投影区；

113：第二面；

114：贯槽；

115：模流口；

116：第一接垫；

120：芯片；

122：主动面；

124：第二接垫；

130：黏胶层；

132：第一部分；

134：第二部分；

136、136a、136b、136c、136d：缓冲墙；

138：焊球；

140：多条导线；

150：封装胶体；

g：空间。

具体实施方式

为了改善现有半导体封装结构的制作过程中，灌模(molding)时流动胶体对芯片的边缘造成的冲击，尤其是流动胶体内的填充粒子(filer)对于芯片的损伤，本发明通过下面的这些实施例来说明。图1为依照本发明的一实施例所示出的半导体封装结构的制作方法的上视示意图。图2为沿图1的a-a’线的剖面示意图。图3为图1的前侧视图。

请同时参照图1、图2、图3，提供线路基板110，其中线路基板110包括相对的第一面111、第二面113、贯穿第一面111与第二面113的贯槽114及位于第二面113上的多个第一接垫116。

接着，形成黏胶层130在线路基板110的第一面111的靠近贯槽114处。在本实施例中，黏胶层130包括第一部分132、第二部分134及至少一缓冲墙136。第一部分132与第二部分134分别配置于线路基板110的第一面111上且位于贯槽114的两侧。在本实施例中，第一部分132及第二部分134以矩形为例，但第一部分132及第二部分134的分布形状不以此为限制。在本实施例中，缓冲墙136以设置于贯槽114的两边为例，其中一个缓冲墙136连接于第一部分132，另一个缓冲墙136连接于第二部分134。当然，在其他实施例中，缓冲墙136的数量、连接关系不以此为限制。

之后，设置芯片120在黏胶层130上，且芯片120覆盖部分的贯槽114，其中芯片120包括朝向第一面111的主动面122及位于主动面122上且外露于贯槽114的多个第二接垫124。在本实施例中，芯片120配置于黏胶层130的第一部分132及第二部分134上，使芯片120覆盖了局部的贯槽114，而未被芯片120覆盖到的贯槽114则形成了模流口115，使后续进行模封作业时，流动胶体得以通过模流口115而在线路基板110的第一面111与第二面113之间流通。在本实施例中，两个缓冲墙136分别从第一部分132与第二部分134沿着模流口115的轮廓往模流口115的外侧延伸至靠近于彼此而部分地环绕于模流口115的外侧。然后，如图2所示，在设置芯片120于黏胶层130上之后，多条导线140穿过贯槽114电性连接第一接垫116及第二接垫124。

接着，进行模封制程，注入流动胶体至线路基板110、黏胶层130、芯片120上，部分的流动胶体从第一面111经过模流口115流至第二面113的多条导线140上。其后，固化流动胶体而形成封装胶体150(在图1中，封装胶体150以虚线表示)，其中封装胶体150包覆线路基板110的第一面111、部分的第二面113、芯片120、黏胶层130及多条导线140，且填充于贯槽114及模流口115。最后，在线路基板110的第二面113上形成多个焊球138。

在本实施例中，流动胶体的注入口例如是位于图1与图2的右上侧/角，也就是说，流动胶体会从线路基板110的第一面111上方的其中一侧/一角往第一面111的其他区域的方向以及往第二面113的方向流动。在本实施例中，各缓冲墙136的至少一部分的延伸方向不平行于流动胶体的流动方向，因此，在注入流动胶体的步骤中，部分的流动胶体在第一面111先接触缓冲墙136再接触芯片120的边缘。

相较于现有的半导体封装结构不具有缓冲墙，而在灌模的过程中，流动胶体会以较快的速度冲撞芯片的边缘，导致芯片上掀或损坏，在本实施例中，半导体封装结构利用黏胶层的其中一部分作为位于模流口旁的缓冲墙，来使灌模过程中流动胶体在接触到芯片边缘之前能够受到缓冲墙的阻挡而减缓流动速度。所以可以减少流动胶体对芯片120的边缘造成的冲击，进而减少灌模时对芯片120产生的损伤。

在本实施例中，由于各缓冲墙136的至少一部分的延伸方向不平行于流动胶体的流动方向，部分的流动胶体会在第一面111先接触缓冲墙136，导致流动胶体的流动速度减缓，之后通过分别从第一部分132与第二部分134沿着模流口115的轮廓往模流口115的外侧延伸的缓冲墙136所形成的导流结构，将流动胶体导流向模流口115，之后流动胶体会流向第二面113充填。也就是说，在本实施例中，缓冲墙136除了作为使流动胶体减速的结构之外，还可作为引导流动胶体流动方向的结构。

下面举出其他的实施例，需说明的是，在下面的实施例中，与前一实施例相同或是相似的元件以相同或是相似的符号表示，下面仅就不同实施例之间的主要差异进行说明，其他内容不再多加赘述。

图4a为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。图4b为图4a的a-a’线的剖面示意图。图4c为图4a的前视示意图。

请参阅图4a、图4b及图4c所示，图4a、图4b及图4c的半导体封装结构100a与图1、图2及图3的半导体封装结构100的主要差异在于，在本实施例中，各缓冲墙136a分别连接于第一部分132与第二部分134，而在模流口115的外侧形成连续的矮墙。如此，在灌模过程中，缓冲墙136a可以更大范围地阻挡流动胶体，造成在流动胶体接触芯片120的边缘前，流动胶体接触缓冲墙136a的机会可以增加，进而更有效地减少流动胶体对芯片120的边缘造成的冲击，因此达到减少灌模时对芯片120产生的损伤。

在本实施例中，缓冲墙136a的轮廓共形于模流口115的轮廓，但在其他实施例中，缓冲墙136a的轮廓也可以不共形于模流口115的轮廓。

图5a为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。需特别注意的是，位于线路基板110、芯片120及黏胶层130的上的封装胶体150未示出于图5a中，而图5a中的虚线所表示的是芯片投影区112，为的是更清楚地表示黏胶层130的第一部分132及第二部分134与芯片120的配置关系。图5b为沿图5a的a-a’线的剖面示意图。

请参阅图5a及图5b，图5a及图5b的半导体封装结构100b与图1及图2的半导体封装结构100的主要差异在于，在本实施例中，线缓冲墙136b沿着线路基板110的第一面111上的芯片投影区112的边缘配置。更详细地说，两个缓冲墙136b分别从所述第一部分132与第二部分134沿着垂直于贯槽114的延伸方向朝向贯槽114延伸，并且可以延伸至介于第一部分132及第二部分134的边缘与贯槽114的边缘之间。在本实施例中，缓冲墙136b的形状为矩形，但缓冲墙136b的形状不以此为限制。

在本实施例中，两个缓冲墙136b的长度小于第一部分132与贯槽114之间的距离以及第二部分134与贯槽114之间的距离。但在另一实施例中，两个缓冲墙136b的长度也可以接近于第一部分132与贯槽114之间的距离以及第二部分134与贯槽114之间的距离，而使得两缓冲墙136b分别从第一部分132及第二部分134沿着垂直于贯槽114的延伸方向而接触贯槽114的边缘。

接着，请参阅图2所示，在芯片120的边缘的部位与线路基板110之间，存有一未填入黏胶层130的空间g。反观图5b所示，由于缓冲墙136b设置在芯片120的边缘的部位与线路基板110之间，且沿着芯片投影区112的边缘配置，在芯片120的边缘的部位与线路基板110之间，未填入黏胶层130的空间g可被缩减，而使得芯片120在边缘的部位与线路基板110之间的固定面积增加。所以当灌模时，即便流动胶体对芯片120的边缘与线路基板110之间的冲击未被降低，缓冲墙136b的配置仍可降低芯片120的边缘被流动胶体冲击而相对于线路基板110上掀的机率。

图6为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。

请参阅图6，图6的半导体封装结构100c与图5a及图5b的半导体封装结构100b的主要差异在于，在本实施例中，各缓冲墙136c的形状为三角形。由于将芯片120覆盖于黏胶层130上时，黏胶层130可能会向位于主动面122上且外露于贯槽114的多个第二接垫124溢出，进而接触第二接垫124，因此当各缓冲墙136c的形状为三角形时，能够降低黏胶层130溢到第二接垫124的风险。

图7为依照本发明的另一实施例所示出的半导体封装结构的制作方法的上视示意图。

请参阅图7，图7的半导体封装结构100d与图5a及图5b的半导体封装结构100b的主要差异在于，在本实施例中，各缓冲墙136d的形状可为半圆形。当然，缓冲墙136d的形状不以上述为限制。在另一实施例中，各缓冲墙136d的形状可为半圆形、多边形、弧形、不规则形或是上述形状的组合。

综上所述，本发明的半导体封装结构及其制造方法可以通过使用来将芯片固定至线路基板的黏胶层的其中一部分形成位于模流口旁的缓冲墙，来使灌模过程中流动胶体在接触到芯片边缘之前能够受到缓冲墙的阻挡而减缓流动速度、减少流动胶体对芯片的边缘造成冲击而对芯片产生损伤。此外，本发明的缓冲墙还可以沿着芯片投影区的边缘配置，增加芯片与线路基板之间的固定面积及减少芯片在靠近边缘的部位与线路基板之间的空隙，所以当灌模时，流动胶体对芯片的边缘与线路基板之间的冲击可被降低，进而降低芯片边缘被流动胶体内的充填粒子冲击而相对于线路基板上掀的机率。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。