半导体器件及其制作方法与流程

本发明涉及半导体技术领域，尤其涉及一种半导体器件以及一种半导体器件的制作方法。

背景技术

对于半导体器件而言，分为耗尽型半导体器件和增强型半导体器件。耗尽型半导体器件由于一直处于常开状态，应用在集成电路中会产生很大的功耗，也会造成可靠性问题。因此，实现增强型半导体器件是半导体器件走上集成的必经之路。

技术实现要素：

为解决上述问题，本发明提供一种半导体器件及其制作方法，通过对半导体器件的结构进行优化，得到一种低压增强型半导体器件结构与高压耗尽型半导体器件结构低电阻互连，实现了半导体器件，可以获得更好的器件开关特性。

具体地，本发明实施例提供的一种半导体器件，包括：半导体基板；第一介质层，设置于所述半导体基板上；隔离层，设置于所述第一介质层上、且填充隔离孔，所述隔离孔贯穿所述第一介质层、并伸入所述半导体基板内部；第二介质层，设置于所述隔离层上、且延伸至第一栅极接触孔和第二栅极接触孔内以覆盖所述第一栅极接触孔的底部和所述第二栅极接触孔的底部，所述第一栅极接触孔和所述第二栅极接触孔均贯穿所述隔离层和所述第一介质层，所述第一栅极接触孔还伸入所述半导体基板内部，以及所述第一栅极接触孔和所述第二栅极接触孔分设在所述隔离孔的两侧；栅极金属层，设置于所述第二介质层上、且延伸至所述第一栅极接触孔和所述第二栅极接触孔内以覆盖位于所述第一栅极接触孔底部和所述第二栅极接触孔底部的所述第二介质层；第一源极，设置于所述栅极金属层上、且填充第一源极接触孔，所述第一源极接触孔依次贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；第一漏极，设置于所述栅极金属层上、且填充第一漏极接触孔，所述第一漏极接触孔依次贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；第一栅极，设置于所述栅极金属层上、且填充所述第一栅极接触孔；第二源极，设置于所述栅极金属层上、且填充第二源极接触孔，所述第二源极接触孔依次贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；第二漏极，设置于所述栅极金属层上、且填充第二漏极接触孔，所述第二漏极接触孔依次贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；以及第二栅极，设置于所述栅极金属层上、且填充第二栅极接触孔；其中，所述第一漏极与所述第二源极在所述栅极金属层上方相互接触连接。

在本发明其中一个实施例中，所述半导体基板包括：硅衬底，以及设置于所述硅衬底表面的氮化镓缓冲层和设置于所述氮化镓缓冲层表面的氮化镓铝层。

在本发明其中一个实施例中，所述隔离孔还贯穿所述氮化镓铝层并伸入至所述氮化镓缓冲层中。

在本发明其中一个实施例中，所述第一栅极接触孔伸入所述氮化镓铝层。

在本发明其中一个实施例中，所述氮化镓缓冲层和所述氮化镓铝层之间形成有二维电子气沟道。

在本发明其中一个实施例中，所述隔离层为等离子体增强正硅酸乙酯(peteos)沉积氧化硅膜。

在本发明其中一个实施例中，所述栅极金属层由氮化钛组成。

在本发明其中一个实施例中，所述第一源极、所述第一漏极、所述第一栅极、所述第二源极、所述第二漏极和/或所述第二栅极由欧姆接触金属组成，所述欧姆接触金属从下至上依次包括：第一钛金属层、铝金属层、第二钛金属层和氮化钛层。

另一方面，本发明实施例提供的一种半导体器件，包括：半导体基板，所述半导体基板中形成有二维电子气沟道；第一介质层，设置于所述半导体基板上；隔离层，设置于所述第一介质层上、且填充隔离孔，所述隔离孔贯穿所述第一介质层并伸入所述半导体基板内部低于所述二维电子气沟道的位置；第二介质层，设置于所述隔离层上、且延伸至第一栅极接触孔和第二栅极接触孔内以覆盖所述第一栅极接触孔的底部和所述第二栅极接触孔的底部，所述第一栅极接触孔和所述第二栅极接触孔贯穿所述隔离层和所述第一介质层，且所述第一栅极接触孔还伸入所述半导体基板内部、但处在高于所述二维电子气沟道的位置，以及所述第一栅极接触孔和所述第二栅极接触孔分设在所述隔离孔的两侧；栅极金属层，设置于所述第二介质层上、且延伸至所述第一栅极接触孔和所述第二栅极接触孔内以覆盖位于所述第一栅极接触孔底部和所述第二栅极接触孔底部的所述第二介质层；第一源极，设置于所述栅极金属层上、且填充第一源极接触孔，所述第一源极接触孔贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；第一漏极，设置于所述栅极金属层上、且填充第一漏极接触孔，所述第一漏极接触孔依次贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；第一栅极，设置于所述栅极金属层上、且填充所述第一栅极接触孔；第二源极，设置于所述栅极金属层上、且填充第二源极接触孔，所述第二源极接触孔依次贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；第二漏极，设置于所述栅极金属层上、且填充第二漏极接触孔，所述第二漏极接触孔依次贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；以及第二栅极，设置于所述栅极金属层上、且填充第二栅极接触孔；其中，所述第一漏极与所述第二源极为具有多层结构的欧姆接触金属形成的一体结构。

又一方面，本发明实施例提供的一种半导体器件的制作方法，包括步骤：在半导体基板上形成第一介质层，其中，所述半导体基板中具有二维电子气沟道；蚀刻所述第一介质层和所述半导体基板以形成隔离孔，其中，所述隔离孔贯穿所述第一介质层且伸入所述半导体基板内部；在所述第一介质层上形成隔离层、并使所述隔离层填充所述隔离孔；蚀刻所述隔离层、所述第一介质层和所述半导体基板以在所述隔离孔的两侧分别形成第一栅极接触孔和第二栅极接触孔，其中，所述第一栅极接触孔和所述第二栅极接触孔均贯穿所述隔离层和所述第一介质层，且所述第一栅极接触孔还伸入所述半导体基板内部；在所述隔离层上形成第二介质层、并使所述第二介质层延伸至所述第一栅极接触孔和所述第二栅极接触孔内以覆盖所述第一栅极接触孔的底部和所述第二栅极接触孔的底部；在所述第二介质层上形成栅极金属层、并使所述栅极金属层延伸至所述第一栅极接触孔和所述第二栅极接触孔内以覆盖位于所述第一栅极接触孔底部和所述第二栅极接触孔底部的所述第二介质层；蚀刻所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层以形成第一源极接触孔、第一漏极接触孔、第一栅极接触孔、第二源极接触孔、第二漏极接触孔和第二栅极接触孔，其中所述第一源极接触孔、所述第一漏极接触孔、所述第一栅极接触孔、所述第二源极接触孔、所述第二漏极接触孔和所述第二栅极接触孔均贯穿所述栅极金属层、所述第二介质层、所述隔离层和所述第一介质层；在所述栅极金属层上形成欧姆接触金属层、并使所述欧姆接触金属层填充至所述第一源极接触孔、所述第一漏极接触孔、所述第一栅极接触孔、所述第二源极接触孔、所述第二漏极接触孔和所述第二栅极接触孔；蚀刻所述欧姆接触金属层和所述栅极金属层、但不蚀刻位于所述第一漏极接触孔和所述第二源极接触孔之间的所述欧姆接触金属层和所述栅极金属层，以形成对应所述第一源极接触孔的第一源极、对应所述第一漏极接触孔的第一漏极、对应所述第一栅极接触孔的第一栅极、对应所述第二源极接触孔的第二源极、对应所述第二漏极接触孔的第二漏极和对应所述第二栅极接触孔的第二栅极，从而制得所述半导体器件。

在本发明实施例中，通过对半导体器件的结构进行优化，可得到一种低压增强型半导体器件结构与高压耗尽型半导体器件结构低电阻互连，实现了半导体器件，可以获得更好的器件开关特性。

附图说明

图1为本发明一个实施例中半导体器件的有源区域的局部剖面结构示意图。

图2a为本发明一个实施例中半导体器件的制作方法的步骤1所得到的器件有源区域的局部剖面结构示意图。

图2b为本发明一个实施例中半导体器件的制作方法的步骤2所得到的器件有源区域的局部剖面结构示意图。

图2c为本发明一个实施例中半导体器件的制作方法的步骤3所得到的器件有源区域的局部剖面结构示意图。

图2d和图2e为本发明一个实施例中半导体器件的制作方法的步骤4所得到的器件有源区域的局部剖面结构示意图。

图2f为本发明一个实施例中半导体器件的制作方法的步骤5所得到的器件有源区域的局部剖面结构示意图。

图2g为本发明一个实施例中半导体器件的制作方法的步骤6所得到的器件有源区域的局部剖面结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明的一个实施例提供的一种半导体器件100，包括：半导体基板110、第一介质层120a、第二介质层120b、隔离层130、栅极金属层140、第一源极150a、第二源极150b、第一漏极160a、第二漏极150b、第一栅极170a和第二栅极170b。

其中，半导体基板110例如包括：硅衬底111，以及设置于硅衬底111表面的氮化镓缓冲层113和设置于氮化镓缓冲层113表面的氮化镓铝层115。

氮化镓缓冲层113和氮化镓铝层115之间例如形成有二维电子气沟道(2deg)117。

第一介质层120a例如设置于半导体基板110上。

隔离层130例如设置于第一介质层120a上，且填充隔离孔ph。隔离孔ph例如贯穿第一介质层120a并伸入半导体基板110内部低于二维电子气沟道117的位置。进一步地，隔离孔ph例如还贯穿氮化镓铝层115并伸入至氮化镓缓冲层113中。

第二介质层120b例如设置于隔离层130上，且延伸至第一栅极接触孔gh1和第二栅极接触孔gh2内以覆盖第一栅极接触孔gh1和第二栅极接触孔gh2的底部。第一栅极接触孔gh1和第二栅极接触孔gh2例如均贯穿隔离层130和第一介质层120a，且第一栅极接触孔gh1例如还伸入半导体基板110内部、但处在高于二维电子气沟道117的位置，以及第一栅极接触孔gh1和第二栅极接触孔gh2分设在隔离孔ph的两侧。具体地，第一栅极接触孔gh1例如伸入氮化镓铝层115。

栅极金属层140例如设置于第二介质层120b上，且延伸至第一栅极接触孔gh1和第二栅极接触孔gh2内以覆盖位于第一栅极接触孔gh1底部和第二栅极接触孔gh2底部的第二介质层120b。

第一源极150a例如设置于栅极金属层140上，且填充第一源极接触孔sh1，第一源极接触孔sh1依次贯穿栅极金属层140、第二介质层120b、隔离层130和第一介质层120a。

第一漏极160a例如设置于栅极金属层140上，且填充第一漏极接触孔dh1，第一漏极接触孔dh1依次贯穿栅极金属层140、第二介质层120b、隔离层130和第一介质层120a。

第一栅极170a例如设置于栅极金属层140上，且填充第一栅极接触孔gh1。由于第一栅极接触孔gh1伸入半导体基板110中，因此第一栅极170a构成了增强型栅极。

第二源极150b例如设置于栅极金属层140上，且填充第二源极接触孔sh2，第二源极接触孔sh2依次贯穿栅极金属层140、第二介质层120b、隔离层130和第一介质层120a。

第二漏极160b例如设置于栅极金属层140上，且填充第二漏极接触孔dh2，第二漏极接触孔dh2依次贯穿栅极金属层140、第二介质层120b、隔离层130和第一介质层120a。

第二栅极170b例如设置于栅极金属层140上，且填充第二栅极接触孔gh2。由于第一栅极接触孔gh1未伸入半导体基板110中，因此第二栅极170b构成了耗尽型栅极。

进一步地，第一漏极160a例如在栅极金属层140上方的部分与第二源极150b在栅极金属层140上方的部分相互接触连接。或者，第一漏极160a和第二源极150b为一体成型结构。

进一步地，在第一源极150a、第一漏极160a、第一栅极170a、第二源极150b、第二漏极160b和第二栅极170b的上方例如还设置有保护层(例如氧化硅等)，所述保护层在第一源极150a、第二栅极170b的上方分别开设有一个第一开孔和第二开孔。所述保护层的上方例如还设置有一层金属层，所述金属层例如还填充所述第一开孔和所述第二开孔，从而，所述金属层实现了第一源极150a和第二栅极170b的连接，第一源极150a和第二栅极170b一起作为整个半导体器件100的源极。第一栅极170a则作为整个半导体器件100的栅极。第二漏极160b则作为整个半导体器件100的漏极。

具体地，栅极金属层140例如由氮化钛组成。

硅衬底111例如为p(111)型硅衬底。

氮化镓缓冲层113的厚度例如大于3微米。

具体地，第一源极150a、第一漏极160a、第一栅极170a、第二源极150b、第二漏极160b和/或第二栅极170b例如为具有多层结构的欧姆接触金属形成的一体结构，所述欧姆接触金属从下至上例如依次包括：第一钛金属层、铝金属层、第二钛金属层和氮化钛层。其中，所述第一钛金属层和所述第二钛金属层的成分为钛(ti)，所述铝金属层的成分为铝(al)，所述氮化钛层的成分为氮化钛(tin)。

第一介质层120a和120b的材质例如为氮化硅。在此值得一提的是，第一介质层120a和120b的材质例如还可以是其他已知适用于作为半导体器件100的介质层的材料，例如氧化硅、氧化硅或氧化铪等high-k(高介电)材料。

隔离层130例如为peteos(plasmaenhancedtetraethylorthosilicate，等离子体增强正硅酸乙酯)沉积氧化硅膜。

另外，本发明实施例还提供上述半导体器件100的制作方法。如图2a至2f所示，为半导体器件100的制作方法的各个步骤中所得到的器件有源区域的局部结构剖面示意图。具体地，半导体器件100的制作方法可包括：

步骤1：如图2a所示，在半导体基板110上形成第一介质层120a。具体地，对半导体基板110进行清洗后，例如可利用lpcvd(lowpressurechemicalvapordeposition，低压化学气相沉积)来沉积一层第一介质层120a，用来钝化半导体基板110表面，消除其表面态，以提高最终形成的半导体器件100的可靠性。其中，半导体基板110中形成有二维电子气沟道117。

进一步地，在步骤1之前，例如还包括步骤：形成半导体基板110。具体地，在硅衬底111上依次沉积氮化镓缓冲层113和氮化镓铝层115，氮化镓缓冲层113和氮化镓铝层115之间形成二维电子气沟道117，最终形成半导体基板110。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。

步骤2：如图2b所示，蚀刻第一介质层120a和半导体基板110以形成隔离孔ph。其中，隔离孔ph贯穿第一介质层120a且伸入半导体基板110内部。具体地，隔离孔ph贯穿第一介质层120a、氮化镓铝层115和二维电子气沟道117并伸入至氮化镓缓冲层113。

步骤3：如图2c所示，在第一介质层120a上形成隔离层130、并使隔离层130填充隔离孔ph。通过隔离层130隔离低压增强型半导体器件和高压耗尽型半导体器件。

步骤4：如图2d和2e所示，蚀刻隔离层130、第一介质层120a和半导体基板110以在隔离孔ph的两侧分别形成第一栅极接触孔gh1和第二栅极接触孔gh2。其中，第一栅极接触孔gh1和第二栅极接触孔gh2均贯穿隔离层130和第一介质层120a，且第一栅极接触孔gh1还伸入半导体基板110内部的氮化镓铝层115。具体地，如图2d所示，先光刻定义第一栅极接触孔gh1和第二栅极接触孔gh2对应的栅极接触孔区域ghz1和栅极接触孔区域ghz2，然后采用氟化硫(sf6)和氯气(cl2)为气体源的icp(inductivelycoupledplasma，等离子体电感耦合)刻蚀方法刻蚀形成第一栅极接触预备孔gh0和第二栅极接触孔gh2，刻蚀掉位于栅极接触孔区域ghz1下方和栅极接触孔区域ghz2下方的全部的隔离层130和第一介质层120a。如图2e所示，再光刻定义第一栅极接触孔gh1对应的栅极接触孔区域ghz1，然后采用氟化硫(sf6)和氯气(cl2)为气体源的icp(inductivelycoupledplasma，等离子体电感耦合)刻蚀方法继续向下刻蚀第一栅极接触预备孔gh0以形成第一栅极接触孔gh1，刻蚀掉位于栅极接触孔区域ghz1、且位于第一栅极接触预备孔gh0下方的部分厚度的氮化镓铝层115。其中，光刻的程序包括了涂胶、曝光和显影。

步骤5：如图2f所示，在隔离层130上沉积第二介质层120b、并使第二介质层120b延伸至第一栅极接触孔gh1和第二栅极接触孔gh2内以覆盖第一栅极接触孔gh1的底部和第二栅极接触孔gh2的底部；再在第二介质层120b上沉积栅极金属层140、并使栅极金属层140延伸至第一栅极接触孔gh1和第二栅极接触孔gh2内以覆盖位于第一栅极接触孔gh1底部和第二栅极接触孔gh2底部的第二介质层120b。具体地，第二介质层120b例如为氮化硅，例如采用lpcvd(lowpressurechemicalvapordeposition，低压化学气相沉积)的方式沉积第二介质层120b，以用来做mis(metal-insulator-semiconductor，金属-绝缘体-半导体)结构栅极的介质层，厚度可根据对栅极控制能力的需求进行调整，一般不大于50纳米。栅极金属层140的材质例如为氮化钛，栅极金属层140例如采用pvd(physicalvapordeposition，物理气相沉积)的方式沉积，主要用来做栅极金属中高功函数的部分，此外也用来阻止后续沉积的铝在高温过程中进入氮化铝镓层或氮化镓缓冲层中。

步骤6：如图2g所示，蚀刻栅极金属层140、第二介质层120b、隔离层130和第一介质层120a以形成第一源极接触孔sh1、第一漏极接触孔dh1、第二源极接触孔sh2和第二漏极接触孔dh2。其中第一源极接触孔sh1、第一漏极接触孔dh1、第二源极接触孔sh2和第二漏极接触孔dh2均贯穿栅极金属层140、第二介质层120b、隔离层140和第一介质层120a。具体地，光刻定义第一源极接触孔sh1对应的源极接触孔区域shz1、第一漏极接触孔dh1对应的漏极接触孔区域dhz1、第二源极接触孔sh2对应的源极接触孔区域shz2和第二漏极接触孔dh2对应的漏极接触孔区域dhz2，然后采用氟化硫和氯气为气体源的icp刻蚀方法刻蚀第一源极接触孔sh1、第一漏极接触孔dh1、第二源极接触孔sh2和第二漏极接触孔dh2，刻蚀掉位于源极接触孔区域shz1、漏极接触孔区域dhz1、源极接触孔区域shz2和漏极接触孔区域dhz2的全部的栅极金属层140、第二介质层120b、隔离层130和第一介质层120a，以形成第一源极接触孔sh1、第一漏极接触孔dh1、第二源极接触孔sh2和第二漏极接触孔dh2，保证刻蚀停止在氮化镓铝层115，避免给氮化镓铝层115造成较大损伤，以使二维电子气沟道117沟道中存在足够浓度的电子，维持器件的大电流特性。

步骤7：如图1所示，在栅极金属层140上形成欧姆接触金属层、并使所述欧姆接触金属层填充至第一源极接触孔sh1、第一漏极接触孔dh1、第一栅极接触孔gh1、第二源极接触孔sh2、第二漏极接触孔dh2和第二栅极接触孔gh2。之后，蚀刻所述欧姆接触金属层和栅极金属层140、但不蚀刻位于第一漏极接触孔dh1和第二源极接触孔sh2之间的所述欧姆接触金属层和栅极金属层140，以形成对应第一源极接触孔sh1的第一源极150a、对应第一漏极接触孔dh1的第一漏极160a、对应第一栅极接触孔gh1的第一栅极170a、对应第二源极接触孔sh2的第二源极150b、对应第二漏极接触孔dh2的第二漏极150b和对应第二栅极接触孔gh2的第二栅极170b，从而制得所述半导体器件100。具体地，采用pvd(physicalvapordeposition，物理气相沉积)的方式沉积所述欧姆接触金属，在栅极金属层140的表面上沉积所述欧姆接触金属形成欧姆接触金属层、并使所述欧姆接触金属层填充至第一栅极接触孔gh1、第二栅极接触孔gh2、第一源极接触孔sh1、第二源极接触孔sh2、第一漏极接触孔dh1和第二漏极接触孔dh2；然后通过光刻定义第一源极金属电极区域sz1、第二源极金属电极区域sz2、第一漏极金属电极区域dz1、第二漏极金属电极区域dz2、第一栅极金属电极区域gz1和第二栅极金属电极区域gz2；之后刻蚀掉位于第一源极金属电极区域sz1、第二源极金属电极区域sz2、第一漏极金属电极区域dz1、第二漏极金属电极区域dz2、第一栅极金属电极区域gz1和第二栅极金属电极区域gz2两两区域之间(但是第一漏极金属电极区域dz1和第二源极金属电极区域sz2之间的区域除外)的全部的欧姆接触金属和栅极金属层140，最终得到如图1所示的第一源极150a、第二源极150b、第一漏极160a、第二漏极150b、第一栅极170a和第二栅极170b。其中，所述欧姆接触金属从下至上例如依次包括：第一钛金属层、铝金属层、第二钛金属层和氮化钛层。其中，所述第一钛金属层和所述第二钛金属层的成分为钛(ti)，所述铝金属层的成分为铝(al)，所述氮化钛层的成分为氮化钛(tin)，在沉积所述欧姆接触金属时，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，且所述第一钛金属层、所述铝金属层、所述第二钛金属层和所述氮化钛层的沉积厚度例如分别为200埃、1200埃、200埃和200埃。所述欧姆接触金属沉积例如采用磁控溅射的方式，为使欧姆接触良好，需要使各个接触孔也即第一栅极接触孔gh1、第二栅极接触孔gh2、第一源极接触孔sh1、第二源极接触孔sh2、第一漏极接触孔dh1和第二漏极接触孔dh2清洁少杂质，因此，上一步骤例如还可以包括除杂步骤，具体地，例如在所述欧姆接触金属沉积前用氢氟酸(hf)清洗各个接触孔，所述欧姆接触金属沉积后要在氮气(n2)环境下进行850℃、45s的快速退火(rts)。

进一步地，在步骤7之后例如包括步骤：在第一源极150a、第一漏极160a、第一栅极170a、第二源极150b、第二漏极160b和第二栅极170b的上方沉积一层保护层，例如氧化硅。在所述保护层的位于第一源极150a、第二栅极170b的上方的区域分别开设一个第一开孔和第二开孔。在所述保护层的上方沉积一层金属层，所述金属层例如还填充所述第一开孔和所述第二开孔，以实现第一源极150a和第二栅极170b的连接。

经过上述过程，一个完整半导体器件100可被制作完成。然不限于此，在其他实施例中，亦可变更或增加其他步骤，以完成半导体器件100。

另外，值得一提的是，上述源极和漏极是可以互换的，从而源极和漏极之一可以称之为第一源/漏极，源极和漏极之另一可以称之为第二源/漏极；相应地，上述源极接触孔和漏极接触孔之一可以称之为第一源/漏极接触孔，上述源极接触孔和漏极接触孔之另一可以称之为第二源/漏极接触孔。

综上所述，本发明实施例通过对半导体器件的结构进行优化，得到一种低压增强型半导体器件结构与高压耗尽型半导体器件结构低电阻互连，实现了半导体器件100，可以获得更好的器件开关特性；另外，本发明实施例所使用的工艺和条件均为与cmos工艺兼容的，可操作性强，很好的协调了器件性能和工艺复杂度之间的矛盾。因此，本发明实施例所提出的半导体器件100及其制备方法为增强型半导体器件高可靠性、量产方案的设计提供了很好的借鉴和参考，半导体器件100可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元/模块可以是或者也可以不是物理上分开的，作为单元/模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元/模块来实现本实施例方案的目的。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。