半导体器件的制作方法

技术领域

本实用新型整体涉及半导体器件，并且更具体地讲，涉及半导体器件以及用于在集成和制造加工期间为超薄半导体管芯诸如基于氮化镓或氮化铝镓的管芯提供支撑的方法。

背景技术：

半导体晶圆或衬底可用多种基极衬底材料制成，诸如硅(Si)、锗、氮化铝(AlN)、砷化镓(GaAs)、氮化镓(GaN)、氮化铝镓/氮化镓(AlGaN/GaN)、磷化铟、碳化硅(SiC)或其他用于提供结构支撑的基体半导体材料。具体地讲，GaN是具有硬度(12±2GPa)、机械稳定的宽带隙(3.4eV)及高热容量和热导率的特性的二元III/V直接带隙半导体材料。GaN和AlGaN/GaN可用Si掺杂，或用氧掺杂成n型并用镁(Mg)掺杂成p型。该宽带隙允许GaN器件的性能一直保持到比Si器件(150℃)更高的温度(400℃)，且半导体固有的电荷载子的热生成效应降低。GaN和AlGaN/GaN的高击穿电压、高电子迁移率和饱和速度适用于高电压、高功率、高频率、高温和辐射应用。GaN和AlGaN/GaN还广泛用于光电子器件及其他需要低电阻和低能耗的应用。

GaN或AlGaN/GaN半导体晶圆或衬底(统称为GaN衬底)通常通过原子层沉积来生长，从而在厚Si晶圆上积聚成GaN晶格结构。在制造工艺期间必须特别小心，避免GaN半导体衬底发生开裂、破裂或其他结构损坏。为了降低GaN晶格结构的应力和成本，通常将其制成超薄型，大约为10-50微米(μm)。

支撑Si往往会降低GaN器件的击穿电压，这与上述所需的特性背道而驰。为了进行补偿，GaN衬底通常被制得较厚，这增加了成本和应力因数。然而，GaN衬底的较高击穿将消除对较厚GaN衬底的需求，从而降低成本和应力因数。为了达成击穿电压目标，必须在实现最终GaN器件之前移除Si晶圆和Si层。由于移除硅晶圆存在难度和费用，在大多数情况下会保留硅晶圆并且器件性能受到影响。在移除Si支撑件的情况下，在GaN衬底的切割之前在晶圆级执行该步骤。然而，在硅衬底移除之后，超薄GaN管芯在后续器件集成和封装工艺期间易发生开裂、破裂或其他结构损坏。

在另一微转印工艺中，GaN衬底同样通过原子层沉积来生长，从而在较厚的第一Si晶圆上积聚成GaN晶格结构。压印晶圆包括压印晶圆的底表面上的多个凸起，从而与GaN衬底上的GaN管芯一对一地匹配。通过蚀刻工艺对GaN管芯进行底切以切割GaN衬底，然后通过接触压印晶圆的凸起而提离该GaN管芯，从而与第一Si晶圆分开。GaN管芯不再具有第一Si晶圆的支撑件。将单独的GaN管芯(此时由压印晶圆支撑)转移到第二Si晶圆并且将有源表面以向上取向的方式放置在第二Si晶圆上。从第二Si晶圆向上并在GaN管芯的有源表面上方形成互连结构并进行布线。同样，在GaN衬底的切割之前或同时，在晶圆级移除第一Si支撑件。压印晶圆的凸起提供有限的稳定性和支撑，并且可能不能适当地拾取所有GaN管芯。另外，从第二Si晶圆向上并在GaN管芯的有源表面上方形成互连结构可引起开裂、破裂或其他结构损坏。

技术实现要素：

本实用新型所解决的一个技术问题是为超薄半导体管芯提供支撑。

根据本实用新型的一个方面，半导体器件包括：半导体管芯，所述半导体管芯包括第一半导体材料、形成于所述第一半导体材料上的第二半导体材料以及在所述第二半导体材料上的管芯附接区域；导电层，所述导电层在所述第二半导体材料的表面上，从管芯附接区域内延伸到管芯附接区域外；在所述导电层之上的绝缘层，位于所述管芯附接区域内的绝缘层具有第一开口，位于所述管芯附接区域外的绝缘层具有第二开口；以及互连结构，所述互联结构包括管芯附接区域，其中所述半导体管芯设置在所述互连结构的所述管芯附接区域的上方；其中所述半导体管芯通过所述绝缘层中的所述第一开口电连接到所述导电层。

在上述半导体器件的一个实施方案中，第一半导体材料包括硅。

在上述半导体器件的一个实施方案中，第二半导体材料包括氮化镓或氮化铝镓。

在上述半导体器件的一个实施方案中，所述半导体器件还包括底部填充材料，底部填充材料沉积在半导体管芯和管芯附接区域之间。

在上述半导体器件的一个实施方案中，互连结构包括有源器件。

在上述半导体器件的一个实施方案中，互连结构包括引线框。

在上述半导体器件的一个实施方案中，半导体器件还包括有源器件，有源器件设置在与半导体管芯相邻的互连结构上方。

在上述半导体器件的一个实施方案中，有源器件和半导体管芯处于共源共栅构型。

在上述半导体器件的一个实施方案中，所述半导体器件还包括导电通孔，导电通孔穿过半导体管芯下方的互连结构形成。

在上述半导体器件的一个实施方案中，半导体器件还包括：附接到所述互连结构的线夹和附接到所述互连结构的焊丝。

本实用新型所实现的一个技术效果是提供改进的半导体器件。

附图说明

图1a、1b、1c示出具有由锯道分开的多个半导体管芯的GaN半导体衬底；

图2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l、2m、2n示出将GaN半导体管芯安装到互连结构而形成GaN半导体封装的工艺；

图3a、3b示出具有安装到互连管芯附接区域的GaN半导体管芯的GaN半导体封装；并且

图4a、4b示出GaN半导体封装的实施方案，该GaN半导体封装设置在具有用于耗尽型(D型)操作的半导体管芯的互连衬底上。

具体实施方式

下文参照附图描述了一个或多个实施方案，其中类似的数字表示相同或相似的元件。虽然按照实现某些目标的最佳模式描述了附图，但描述旨在涵盖可包括在本公开的实质和范围内的替代形式、修改形式和等同形式。如本文使用的术语“半导体管芯”兼指该词语的单数形式和复数形式，并且相应地，可同时涉及单个半导体器件和多个半导体器件。

图1a示出半导体晶圆或衬底100，其具有基极衬底材料102，诸如Si、锗、AlN、GaAs、GaN、AlGaN/GaN、磷化铟、SiC或其他用于提供结构支撑的基体半导体材料。在一个实施方案中，GaN或AlGaN/GaN晶圆或衬底108(下文称为GaN衬底)通过原子层沉积来生长，从而在厚Si基极衬底材料102上积聚成GaN晶格结构。另选地，GaAs晶圆或衬底形成在Si基极衬底材料102上，或SiC晶圆或衬底形成在Si基极衬底材料102上。多个GaN半导体管芯104形成在GaN衬底108上，通过非有源的管芯间衬底区域或锯道106分开。锯道106提供切割区域以将半导体衬底100切割成单独GaN半导体管芯104。在一个实施方案中，半导体衬底100的宽度或直径为100-450毫米(mm)，总厚度为约800μm，且GaN衬底厚度为约10-50μm。

图1b示出半导体衬底100的一部分的剖视图，该部分包括支撑基极衬底材料102和GaN衬底108。厚基极衬底材料102在晶圆级工艺和处理期间为GaN衬底108提供结构支撑，如随后对于管芯级工艺和处理将看出。每个GaN半导体管芯104形成有有源表面或有源区110，该有源表面或有源区包括模拟或数字电路，该模拟或数字电路实现为形成在管芯内并根据管芯的电学设计和功能而电互连的有源器件、无源器件、导电层和介电层。例如，该电路可包括一个或多个晶体管、二极管和形成于有源表面或有源区110内的其他电路元件，以实现高电压、高功率、高频率、高温和辐射应用中的模拟电路或数字电路。在一个实施方案中，GaN半导体管芯104实现用于射频应用的功率金属氧化物半导体场效应晶体管(MOSFET)或功率互补金属氧化物半导体(CMOS)晶体管。GaN半导体管芯104还可包括数字信号处理器(DSP)、微控制器、ASIC、标准逻辑、放大器、时钟管理、存储器、接口电路、光电子器件及其他可提供低电阻和低能耗的信号处理电路。GaN半导体管芯104还可包括用于射频信号处理的集成无源器件(IPD)，诸如电感器、电容器和电阻器。

使用PVD、CVD、电解电镀、化学电镀工艺或其他合适的金属沉积工艺在有源表面110上方或之上形成导电层112。导电层112包括一层或多层铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)、钛(Ti)、钛钨(TiW)或其他合适的导电材料。导电层112作为接触焊盘操作，该接触焊盘电连接到有源表面110上的电路，例如功率MOSFET的栅极区、漏极区和源极区。

在图1c中，使用锯片或激光切割工具118沿着锯道106将半导体衬底100切割成单个GaN半导体管芯104。或者，通过等离子蚀刻来切割半导体衬底100。等离子蚀刻的优点在于沿锯道106形成精密侧表面，同时保持基极衬底材料的结构和完整性。GaN半导体管芯104在切割后保持附连到基极衬底材料102，以便在后续集成和制造工艺期间提供结构支撑。

图2a-2n示出将GaN半导体管芯104设置在互连结构上而形成GaN半导体封装的工艺。图2a示出互连晶圆或衬底120，其具有基极衬底材料122，诸如Si、AlN、陶瓷或其他用于提供结构支撑的基体材料。另选地，基极衬底材料122包括一层或多层绝缘材料，诸如二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO2)、苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并噁唑(PBO)、聚合物、陶瓷或其他具有类似结构特性和绝缘特性的介电材料。互连衬底或结构120包括由锯道126分开的多个互连管芯附接区域124。每个互连管芯附接区域124为GaN半导体管芯104提供电互连。在一个实施方案中，互连衬底120的宽度或直径为100-450mm，厚度为约760μm。在另一个实施方案中，互连衬底120可为引线框。

图2b示出互连衬底120的一部分的剖视图，该部分包括基极衬底材料122。使用图案化和金属沉积工艺诸如溅射、电解电镀或化学电镀在表面132上方形成导电层130。导电层130包括一层或多层Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。导电层130的部分对于电布线而言可为电共用的或电绝缘隔离的，具体取决于GaN半导体管芯104的设计和功能。基极衬底材料122可支撑表面132上的有源器件。导电通孔136可穿过基极衬底材料122形成，以便与互连管芯附接区域124的相对表面138电互连。

图2c示出一个互连管芯附接区域124的平面图，该互连管芯附接区域仍然为互连衬底120的一部分，且包括具有电绝缘隔离的部分130a、130b和130c的图案化导电层130。互连管芯附接区域124在具有Si基极衬底材料122的表面132上可包括有源区或无源区。在一个实施方案中，导电通孔136可穿过基极衬底材料122形成，以便与互连管芯附接区域124的相对表面138电互连，如沿图2c的线2d-2d的剖视图图2d中所示。

在图2e中，使用PVD、CVD、印刷、层合、旋涂、喷涂、烧结或热氧化，在互连管芯附接区域124和导电层130上方形成绝缘层或钝化层140。绝缘层140包括一层或多层SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或其他具有类似结构特性和绝缘特性的介电材料。具有电绝缘隔离的部分130a、130b和130c的图案化导电层130从绝缘层140中形成的开口142暴露。图2f示出绝缘层140中的开口142的沿图2e的线2f-2f的剖视图，这些开口通过蚀刻工艺或激光方向烧蚀(LDA)形成，以暴露导电层130的部分。

在图2g中，使用拾取和放置操作，以有源表面110朝互连管芯附接区域的表面132的取向将具有用于结构支撑的基极衬底材料102的来自图1a-1c的GaN半导体管芯104定位在互连衬底120的互连管芯附接区域124上方。更具体地讲，与GaN半导体管芯104中的功率MOSFET的栅极区相连的导电层112a和互连管芯附接区域124的导电层130a对准，与GaN半导体管芯104中的功率MOSFET的漏极区相对应的导电层112b和导电层130b对准，并且与GaN半导体管芯104中的功率MOSFET的源极区相对应的导电层112c和导电层130c对准，如图2h中所示。互连管芯附接区域124仍然为互连衬底120的一部分。

使用蒸镀、电解电镀、化学电镀、焊球滴落或丝网印刷工艺，将导电材料144沉积在导电层130或导电层112上方。导电材料144可为Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它们的组合，且具有任选的焊剂溶体。例如，导电材料144可为共熔Sn/Pb、高铅焊料或无铅焊料。将GaN半导体管芯104带入与互连管芯附接区域124接合的位置。在一个实施方案中，通过将导电材料144加热到高于其熔点，使该材料回流，从而分别将GaN半导体管芯104的导电层112a-112c以冶金和电气方式接合到互连管芯附接区域124的导电层130a-130c。还可将导电材料144压缩接合或热压接合到导电层112和130。在另一个实施方案中，使用导电膏将导电层112a-112c以冶金和电气方式连接到导电层130a-130c。

图2i示出具有用于结构支撑的基极衬底材料102的GaN半导体管芯104，其设置在互连管芯附接区域124上并且以冶金和电气方式与导电材料144接合。作为一个优点，GaN半导体管芯104和互连管芯附接区域124之间的电连接在部件结构的内部。互连管芯附接区域124在GaN半导体管芯附接期间保持处于互连结构形式。基极衬底材料102在管芯附接工艺期间为GaN半导体管芯104提供结构支撑。将底部填充材料150(诸如环氧树脂或聚合物介电材料)分配在GaN半导体管芯104和互连管芯附接区域124之间，同时处于互连衬底形式以完全支撑GaN半导体管芯。可在气体压力下通过芯吸将底部填充材料150分配到GaN半导体管芯104的外表面以便进行支撑。

图2j示出具有另一个有源器件152(诸如Si FET)的实施方案，该有源器件接合到导电层130c以实现附加信号处理。例如，有源器件152允许GaN半导体管芯104以耗尽型(D型)操作，参见图4a-4b的描述。

在图2k中，通过等离子蚀刻或化学蚀刻例如氟(SF6、NF3)等离子蚀刻或二氟化氙蚀刻，将基极衬底材料102从GaN半导体管芯104移除以暴露GaN半导体材料108，同时处于互连衬底形式。应当注意，在将GaN半导体管芯104附接到互连管芯附接区域124之后移除基极衬底材料102。基极衬底材料102为此前制造工艺提供GaN半导体管芯104的支撑。图2l示出在没有基极衬底材料102的情况下安装到互连管芯附接区域124的GaN半导体管芯104的剖视图。互连管芯附接区域124和底部填充150在后续制造工艺期间为GaN半导体管芯104提供支撑。

在图2m中，保护层156(诸如聚酰亚胺(PI))形成在GaN半导体管芯104上方，同时处于互连衬底形式。保护层156为GaN半导体管芯104提供附加环境隔离。保护层156还可发生光电图案化以暴露金属互连层。

在图2n中，使用锯片或激光切割工具158沿着锯道126将互连衬底120切割成单独GaN半导体封装160。或者，通过等离子蚀刻来切割互连衬底120。等离子蚀刻的优点在于沿锯道126形成精密侧表面，同时保持基极衬底材料的结构和完整性。

在另一个实施方案中，可在互连结构切割后通过等离子蚀刻或化学蚀刻例如SF6或NF3等离子蚀刻或二氟化氙蚀刻，将基极衬底材料102从GaN半导体管芯104移除。

图3a-3b示出互连结构切割后和基极衬底材料102移除后的GaN半导体封装160。可通过绝缘层140中的开口将焊丝162接合到导电层130a-130c。或者，将互连线夹164接合到导电层130a-130c。焊丝162和互连线夹164为GaN半导体管芯104中的功率MOSFET的栅极区、漏极区和源极区提供外部互连。

图3b示出沿图3a的线3b-3b的剖视图，其中使用锡膏印刷、压缩模塑、传递模塑、液体密封剂模塑、真空层合、膜辅助模塑、旋涂或其他合适的涂覆器，将密封剂或模塑料166沉积在GaN半导体封装160上方。密封剂166可为聚合物复合材料，诸如环氧树脂与填料、环氧丙烯酸酯与填料，或者聚合物与合适填料。密封剂166不导电，提供物理支撑，并在环境中保护半导体器件免受外部元件和污染物影响。

基极衬底材料102提供结构支撑，以便在上述集成和制造工艺期间安全处理超薄GaN半导体管芯104。在管芯附接区域124上集成GaN半导体管芯104之后且特别是在GaN管芯附接之后Si基极材料的移除，使得能够使用较低成本、较低应力的GaN半导体管芯。GaN半导体管芯104表现出高击穿电压，同时保持超薄外形，且基极衬底材料102在管芯附接期间提供支撑。

图4a-4b示出安装到互连衬底170的GaN半导体封装160的顶视图和底视图。导电层172a、172b、172c、172d和172e在互连衬底170的上方形成为引线框，参见图4a。半导体管芯174设置在GaN半导体封装160上。通过导电层130b和穿过互连结构基极材料122形成的导电通孔176，来建立从GaN半导体管芯104的漏极区到导电层172a的第一电连接，参见图4b。通过导电层130c和穿过互连结构基极材料122形成的导电通孔178，来建立从GaN半导体管芯104的源极区到导电层172b的第二电连接。通过焊丝180来建立从半导体管芯174(例如，栅极区)到导电层172c的第三电连接。通过焊丝182来建立从半导体管芯174(例如，源极区)到导电层172d的第四电连接作为开尔文端子。通过焊丝184来建立从半导体管芯174(例如，源极区)到导电层172e的第五电连接。通过导电层130a和焊丝188来建立从GaN半导体管芯104的栅极区到导电层172e的第六电连接。半导体管芯174的漏极区通过导电层130b从半导体管芯的背面连接到GaN半导体管芯104的源极区。图4a-4b示出GaN半导体管芯104，其在互连衬底170的共源共栅构型下以D型操作，从而允许半导体管芯174启用和禁用整个器件，因为GaN半导体管芯始终被启用。或者，GaN半导体管芯104可以以增强型(E型)操作。

虽然已详细示出并描述了一个或多个实施方案，但技术人员将认识到，在不脱离本公开的范围的情况下，可对这些实施方案作出修改和变更。下文中列出了多个示例性实施方案，而其他实施方案也是可能的。

在第一实施方案中，制备半导体器件的方法包括以下步骤：提供包括第一半导体材料的第一半导体衬底，在第一半导体衬底上形成包括第二半导体材料的第二半导体衬底，切割第一半导体衬底和第二半导体衬底以提供包括由第一半导体材料的一部分支撑的第二半导体材料的一部分的半导体管芯，提供包括管芯附接区域的互连结构，将半导体管芯设置在互连结构的管芯附接区域上方，以及从半导体管芯移除第一半导体材料。

在第二实施方案中，第一实施方案的第一半导体材料包括硅。

在第三实施方案中，第一实施方案的第二半导体材料包括氮化镓或氮化铝镓。

在第四实施方案中，第一实施方案的方法还包括切割互连结构以分开半导体管芯的步骤。

在第五实施方案中，第一实施方案的方法还包括将材料沉积在半导体管芯和互连结构的管芯附接区域之间的步骤。

在第六实施方案中，第一实施方案的互连结构包括有源区。

在第七实施方案中，制备半导体器件的方法包括以下步骤：提供半导体管芯，该半导体管芯包括第一半导体材料和形成于第一半导体材料上的第二半导体材料；提供包括管芯附接区域的互连结构；将半导体管芯设置在互连结构的管芯附接区域上方，以及从半导体管芯移除第一半导体材料。

在第八实施方案中，第七实施方案的第一半导体材料包括硅。

在第九实施方案中，第七实施方案的第二半导体材料包括氮化镓或氮化铝镓。

在第十实施方案中，第七实施方案的方法还包括切割互连结构以分开半导体管芯的步骤。

在第十一实施方案中，第七实施方案的方法还包括将材料沉积在半导体管芯和互连结构的管芯附接区域之间的步骤。

在第十二实施方案中，第七实施方案的互连结构包括有源区。

在第十三实施方案中，第七实施方案的方法还包括在半导体管芯上方形成保护层的步骤。

在第十四实施方案中，一种半导体器件，包括半导体管芯，该半导体管芯包括第一半导体材料和形成于第一半导体材料上的第二半导体材料。互连结构包括管芯附接区域。半导体管芯设置在互连结构的管芯附接区域上方。

在第十五实施方案中，第十四实施方案的第一半导体材料包括硅。

在第十六实施方案中，第十四实施方案的第二半导体材料包括氮化镓或氮化铝镓。

在第十七实施方案中，第十四实施方案的半导体器件还包括沉积在半导体管芯和互连结构的管芯附接区域之间的材料。

在第十八实施方案中，第十四实施方案的互连结构包括有源区。

在第十九实施方案中，第十四实施方案的半导体器件还包括形成在半导体管芯上方的保护层。

在第二十实施方案中，第十四实施方案的互连结构包括导电层。