一种半导体结构的制作方法与流程

本发明属于半导体集成电路技术领域，涉及一种半导体结构的制作方法。

背景技术：

在铜到铜(cutocu)的晶圆键合过程中，常常由于交界面的形貌不好，导致一系列的问题。比如键合强度达不到要求，导致后续工艺过程中晶圆报废，再如大量空洞的形成，影响良率。此外，铜与铜之间接触不完全，会导致器件电性能受到极大影响。由于铜对铜键合需要要求碟形(dishing)的规格小于50埃，对于传统化学机械抛光(chemicalmechanicalpolishing，简称cmp)制程而言，无法满足需求。因此，需要设计一种新型的方式，解决碟形规格过大的问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制作方法，用于解决现有技术中在晶圆键合过程中，常常由于交界面的形貌不好，导致键合良率降低的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制作方法，包括以下步骤：

提供一待键合片，所述待键合片中设有键合焊盘，所述键合焊盘自所述待键合片的上表面起始，并往所述待键合片的下表面方向延伸；

形成一硬掩膜层于所述键合焊盘的顶面；

以所述硬掩膜层为掩膜对所述待键合片进行刻蚀，使所述键合焊盘的至少一部分凸出于所述待键合片的上表面；

去除所述硬掩膜层；

对所述键合焊盘的顶面进行研磨。

可选地，形成所述硬掩膜层于所述键合焊盘的顶面包括以下步骤：

形成所述硬掩膜层于所述待键合片的上表面，所述键合焊盘遮盖于所述硬掩膜层下方；

形成一光阻层于所述硬掩膜层表面，并图形化所述光阻层，保留所述光阻层相对位于所述键合焊盘上方的部分；

以所述光阻层为掩膜对所述硬掩膜层进行刻蚀，保留所述硬掩膜层相对位于所述键合焊盘上方的部分。

可选地，还包括将所述待键合片作为第一待键合片，并提供第二待键合片，将所述第一待键合片具有所述键合焊盘的一面面向所述第二待键合片，以将所述第一待键合片与所述第二待键合片键合的步骤。

可选地，以所述硬掩膜层为掩膜对所述待键合片进行刻蚀时，所采用的刻蚀气体对所述待键合片与所述硬掩膜层的刻蚀速率比大于4:1。

可选地，以所述硬掩膜层为掩膜对所述待键合片进行刻蚀后，所述键合焊盘的突出部分的厚度不大于所述键合焊盘整体厚度的一半。

可选地，对所述键合焊盘的顶面进行研磨后，所述键合焊盘的顶面凸出于所述待键合片的上表面，或与所述待键合片的上表面齐平。

可选地，采用化学机械抛光法对所述键合焊盘的顶面进行研磨。

可选地，形成所述硬掩膜层于所述键合焊盘的顶面之前，所述键合焊盘的顶面具有碟形凹陷，对所述待键合片进行平坦化之后，所述碟形凹陷的厚度小于5nm。

可选地，所述硬掩膜层的材质包括氮化硅。

可选地，所述键合焊盘的材质包括铜。

如上所述，本发明的半导体结构的制作方法在常规的化学机械抛光之后，对待键合片进行刻蚀，使得键合焊盘的至少一部分凸出于待键合片的上表面，然后对键合焊盘的顶面进行研磨，使得键合焊盘顶面的碟形缺陷厚度减小，形貌更为平坦，从而提升键合强度，使得键合焊盘之间的接触更加完全，有利于提升键合良率。

附图说明

图1显示为本发明的半导体结构的制作方法的工艺流程图。

图2显示为本发明的半导体结构的制作方法提供的待键合片的剖面结构示意图。

图3显示为本发明的半导体结构的制作方法形成硬掩膜层于所述待键合片的上表面的示意图。

图4显示为本发明的半导体结构的制作方法形成一光阻层于所述硬掩膜层表面，并图形化所述光阻层的示意图。

图5显示为本发明的半导体结构的制作方法以所述光阻层为掩膜对所述硬掩膜层进行刻蚀，保留所述硬掩膜层相对位于所述键合焊盘上方的部分的示意图。

图6显示为本发明的半导体结构的制作方法以所述硬掩膜层为掩膜对所述待键合片进行刻蚀的示意图。

图7显示为本发明的半导体结构的制作方法去除所述硬掩膜层之后所呈现的结构示意图。

图8显示为本发明的半导体结构的制作方法对所述键合焊盘的顶面进行研磨的示意图。

图9显示为本发明的半导体结构的制作方法对所述键合焊盘的顶面进行研磨后，所述键合焊盘的顶面与所述待键合片的上表面齐平的示意图。

图10显示为形成图形化光阻层于所述硬掩膜层表面时，光阻层发生偏移的示意图

图11显示为以偏移的光阻层为掩膜对所述硬掩膜层进行刻蚀后，所述硬掩膜层相对所述键合焊盘有所偏移的示意图。

图12显示为以偏移的硬掩膜层为掩膜对所述待键合片进行刻蚀后，有介质残留物的示意图。

图13显示为去除所述硬掩膜层后，所述键合焊盘旁具有介质残留物的示意图。

图14显示为对所述键合焊盘的顶面进行研磨后，所述键合焊盘旁具有少许介质残留物的示意图。

元件标号说明

1待键合片

2键合焊盘

3导电插塞

4导电线路

5连接柱

6第一元器件

7第二元器件

8第三元器件

9硬掩膜层

10光阻层

11介质残留物

s1～s5步骤

d1、d2碟形缺陷的厚度

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例中提供一种半导体结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：

首先请参阅图2，执行步骤s1：提供一待键合片1，所述待键合片1中设有键合焊盘2，所述键合焊盘2自所述待键合片1的上表面起始，并往所述待键合片1的下表面方向延伸。

作为示例，所述待键合片1中可预先形成有各种元器件及互连结构，例如，所述待键合片1中制作有元器件6、元器件7、元器件8等，所述待键合片1中还制作有导电线路4，所述键合焊盘2通过导电插塞3与所述导电线路4连接，所述元器件6通过连接柱5与所述导电线路4连接。当然，以上仅为示例，本发明的待键合片1适用于各类器件，其中的元器件与互连结构可根据需要进行设计，此处不应过分限制本发明的保护范围。

作为示例，所述待键合片1之前通过传统的化学机械研磨(cmp)进行了平坦化，平坦化过程中可包含粗抛光和精抛光步骤。该常规的化学机械研磨使得所述键合焊盘2表面具有碟形凹陷。图2中示出了该碟形凹陷的厚度d1，若碟形缺陷的厚度太厚，键合后会出现铜铜连接的地方断路，导致器件失效。

作为示例，所述键合焊盘2的材质包括但不限于铜。对于铜对铜键合来说，通常需要要求碟形缺陷的规格小于5nm，而传统的cmp制程无法满足要求。因此，本实施例的半导体结构的制作方法通过后续的处理，将碟形凹陷的厚度减小。

请参阅图3至图5，执行步骤s2：形成一硬掩膜层9于所述键合焊盘2的顶面，以在后续刻蚀所述待键合片1的过程中避免铜副产物或其它副产物产生。

作为示例，形成所述硬掩膜层9于所述键合焊盘2的顶面包括以下步骤：

步骤s2-1：如图3所示，形成一硬掩膜层9于所述待键合片1的上表面，所述键合焊盘2遮盖于所述硬掩膜层9下方。

具体的，所述硬掩膜层9的材质包括但不限于氮化硅。本实施例中，优选采用原子层沉积(ald)工艺沉积氮化硅层作为所述硬掩膜层9。

步骤s2-2：如图4所示，形成一光阻层10于所述硬掩膜层9表面，并图形化所述光阻层10，保留所述光阻层10相对位于所述键合焊盘2上方的部分。

作为示例，在所述硬掩膜层9表面依次旋涂抗反射层、光阻材料层等作为所述光阻层10，然后通过曝光、显影等常规光刻步骤将所述光阻层10图形化。

步骤s2-3：如图5所示，以所述光阻层10为掩膜对所述硬掩膜层9进行刻蚀，保留所述硬掩膜层9相对位于所述键合焊盘2上方的部分。

作为示例，采用干法刻蚀将所述光阻层10的图形转移至所述硬掩膜层9中。本实施例中，所述硬掩膜层9采用氮化硅，所述待键合片1的表面材质采用氧化硅，干法刻蚀时采用的刻蚀气体包含c4f2、ch3f中的至少一种，氮化硅、氧化硅的刻蚀速率比设定为3:1。当然，在其它实施例中，刻蚀气体与刻蚀条件可以依据硬掩膜层的材质与待键合片的表面材质进行调整，此处不应过分限制本发明的保护范围。

再请参阅图6，执行步骤s3：以所述硬掩膜层9为掩膜对所述待键合片1进行刻蚀，使所述键合焊盘2的至少一部分凸出于所述待键合片1的上表面。

具体的，首先去除所述光阻层10，然后对所述待键合片1进行刻蚀使得所述键合焊盘2凸出。作为示例，以所述硬掩膜层为掩膜对所述待键合片进行刻蚀时，所采用的刻蚀气体对所述待键合片与所述硬掩膜层的刻蚀速率比大于4:1。本实施例中，所述硬掩膜层9采用氮化硅，所述待键合片1的表面材质采用氧化硅，所采用的刻蚀气体包括c4f6，氧化硅、氮化硅的刻蚀速率比设定为6:1。

作为示例，以所述硬掩膜层9为掩膜对所述待键合片1进行刻蚀后，所述键合焊盘2的突出部分的厚度不大于所述键合焊盘2整体厚度的一半。

再请参阅图7，执行步骤s4：去除所述硬掩膜层9。

作为示例，通过化学机械平坦化或者蚀刻去除所述键合焊盘2表面的硬掩膜层。

最后请参阅图8，执行步骤s5：对所述键合焊盘2的顶面进行研磨。

作为示例，采用化学机械抛光法对所述键合焊盘2的顶面进行研磨，以改善所述键合焊盘2的表面形貌，形成平坦的形貌。本实施例中，采用铜层细磨，选择软抛光垫及铜阻挡层研磨液，其中，抛光垫转速范围是60～100rpm，研磨液流量范围是100～300ml/min，抛光时间范围是5s～100s。

作为示例，对所述键合焊盘2的顶面进行研磨后，所述碟形凹陷的厚度d2小于5nm。

本发明能够减小碟形缺陷厚度的原理在于：通过刻蚀待研磨片使得键合焊盘凸出，然后进行二次化学机械抛光，使得键合焊盘收到机械摩擦，从而减小碟形缺陷的规格。而若不预先使得键合焊盘凸出，则键合焊盘凹陷在氧化硅或其它介质层中，在研磨过程中只受到化学腐蚀作用，无法受到机械摩擦去除的作用。

至此，完成了对所述待键合片1的表面处理。后续可进一步将所述待键合片1作为第一待键合片，并提供第二待键合片，将所述第一待键合片具有所述键合焊盘2的一面面向所述第二待键合片，以将所述第一待键合片与所述第二待键合片键合。由于所述键合焊盘2顶面的碟形缺陷厚度减小，形貌更为平坦，从而可以提升键合强度，使得键合焊盘之间的接触更加完全，有利于提升键合良率。其中两片待键合片可以是晶圆级别的键合，也可以是非晶圆级别的键合，此处不应过分限制本发明的保护范围。

需要指出的是，对所述键合焊盘2的顶面进行研磨后，所述键合焊盘2的顶面可以凸出于所述待键合片的上表面(如图8所示)，也可以与所述待键合片1的上表面齐平(如图9所示)，具体可以根据另一键合片的实际情况进行调整。这是因为键合为两片晶圆或两片器件片键合时，键合焊盘和周围的介质层均为键合面，要求焊盘的碟形缺陷在一定规格内，如果碟形缺陷过大，键合后会出现焊盘连接的地方断路，导致器件失效。同样的，如果两片待键合片的焊盘都为凸出，则在键合后退火的步骤，由于铜晶格(当键合焊盘为铜材质时)生长变大，导致会有应力把键合的晶圆或器件片撑开，同样导致器件失效。所以键合需求的是两片待键合片上的键合焊盘表面进行配合，如果其中一片待键合片中键合焊盘的碟形缺陷的厚度厚，则要求另一片待键合片的键合焊盘表面平整甚至凸出。当两片待键合片中键合焊盘的碟形缺陷都规格较小时，则两片待键合片的键合焊盘表面可以均不凸出。

实施例二

本实施例与实施例一采用基本相同的技术方案，不同之处在于，在实施过程中，可能存在光阻图形偏移的问题，从而导致介质残留。

请参阅图10，显示为形成图形化光阻层10于所述硬掩膜层9表面时，由于光刻曝光图形的偏移，导致光阻层10发生偏移的示意图。作为示例，偏移量为20nm。

请参阅图11，显示为以偏移的光阻层为掩膜对所述硬掩膜层9进行刻蚀后，所述硬掩膜层9相对所述键合焊盘2有所偏移的示意图。

请参阅图12，显示为以偏移的硬掩膜层9为掩膜对所述待键合片1进行刻蚀后，有介质残留物11的示意图。

请参阅图13，显示为去除所述硬掩膜层9后，所述键合焊盘旁2具少量介质残留物11的示意图。

请参阅图14，显示为对所述键合焊盘2的顶面进行研磨后，所述键合焊盘2旁具有少许介质残留物11的示意图。

需要指出的是，相对于尺寸较大的键合焊盘2，少许介质残留物11并不影响键合效果，可以忽略。本发明的半导体结构的制作方法可有效提升键合良率。

综上所述，本发明的半导体结构的制作方法在常规的化学机械抛光之后，对待键合片进行刻蚀，使得键合焊盘的至少一部分凸出于待键合片的上表面，然后对键合焊盘的顶面进行研磨，使得键合焊盘顶面的碟形缺陷厚度减小，形貌更为平坦，从而提升键合强度，使得键合焊盘之间的接触更加完全，有利于提升键合良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。