阵列基板及显示装置的制造方法
【技术领域】
[0001]本发明属于显示技术领域，具体涉及一种阵列基板及显示装置。
[0002]
【背景技术】
[0003]液晶显示技术广泛应用与电视、手机以及公共信息显示。液晶显示模式可以分成扭曲向列相(TN, twisted nematic,)模式，垂直取向(VA, vertical aligned)模式，水平电场(horizontal electrical field)模式。其中，水平电场模式包括,面内开关(IPS,in-plane switching)模式和边缘场开关模式(FFS, Fringe field switching),除 VA 模式以外，TN和水平电场模式的液晶显示面板都需要摩擦工艺，使液晶分子具有一个初始的排列方向。液晶显示面板的优化视角方向与摩擦方向有密切关系。
[0004]对于FFS模式，液晶显示面板包括阵列基板和彩膜基板，阵列基板包括多条栅线、多条数据线和多个像素单元，栅线与数据线垂直交叉，相邻的栅线与相邻的数据线限定出像素单元，像素单元包括:薄膜晶体管、像素电极、公共电极；其中，公共电极位于像素电极上方，且公共电极上形成有狭缝，像素电极和公共电极之间设置有绝缘层，数据线上的数据电压通过薄膜晶体管写入像素电极，整块公共电极覆盖所有的像素单元。FFS模式的液晶显示面板需要摩擦工艺，使液晶分子具有一个初始的排列方向，现有技术中FFS的摩擦取向的方向与数据线的延伸方向具有大约7°的夹角，而由于数据线和栅线是垂直交叉设置的，因此在沿数据线的延伸方向观看显示面板，并不能得到一个优化的视角方向。
【发明内容】
[0005]本发明所要解决的技术问题包括，针对现有的阵列基板存在的上述问题，提供一种视角优化、开口率较高以及较好显示质量的阵列基板及显示装置。
[0006]本发明提供一种阵列基板，其包括交叉设置的多条栅线和多条数据线，以及由相邻栅线和相邻数据线限定的像素单元，所述像素单元包括薄膜晶体管和像素电极，每条数据线包括多个数据线线段，每一数据线线段对应一个像素单元，且同一数据线的两相邻的数据线线段通过连接部连接；所述栅线的延伸方向与所述数据线线段的延伸方向的夹角为α，其中，60°彡α彡87° ;所述薄膜晶体管的栅极为栅线的凸起结构，所述凸起结构的靠近所述像素电极的一侧边的延伸方向与所述栅线的延伸方向的夹角为β，其中，20° ^ β ^ 70° 。
[0007]优选的是，70。彡α彡85°，30。彡β彡50°。
[0008]优选的是，所述像素电极为板状电极，其包括第一边、第二边、第三边、第四边、第五边；其中，所述第一边和所述第二边平行于所述栅线的延伸方向；所述第三边和所述第四边平行于所述数据线线段的延伸方向；所述第五边平行于所述凸起结构的靠近像素电极的一侧边的延伸方向。
[0009]优选的是，所述阵列基板还包括公共电极，所述公共电极设置于所述像素电极上方，且与所述像素电极绝缘；所述公共电极具有狭缝，所述狭缝的延伸方向平行于所述数据线线段的延伸方向。
[0010]优选的是，所述薄膜晶体管的源极为所述连接部，或者为所述连接部的部分结构。
[0011]优选的是，同一条数据线的对应不同像素单元的数据线线段的延伸方向相互平行。
[0012]优选的是，所述连接部的形状为曲线线段。
[0013]优选的是，所述栅线的突起结构的另一侧边位于所述凸起结构作为栅极的所述薄膜晶体管所在所述像素单元的外侧。
[0014]优选的是，所述栅线的凸起结构的顶边与所述凸起结构作为栅极的所述薄膜晶体管所在所述像素单元对应的数据线线段交叠。
[0015]优选的是，所述薄膜晶体管的漏极与所述像素电极通过钝化层过孔连接或直接搭接。
[0016]本发明提供一种显示装置，所述显示装置包括阵列基板和与该阵列基板对盒设置的对盒基板，所述阵列基板为上述的阵列基板。
[0017]本发明具有如下有益效果:
[0018]本发明供的阵列基板，每条数据线包括多个数据线线段，每一数据线线段对应一个像素单元，且同一数据线的两相邻的数据线线段通过连接部连接；所述栅线的延伸方向与所述数据线线段的延伸方向的夹角为α，其中，60° < α <87° ;所述薄膜晶体管的栅极为栅线的凸起结构，所述凸起结构的靠近所述像素电极的一侧边的延伸方向与所述栅线的延伸方向的夹角为β，其中，20° < β <70°。该阵列基板可以得到一个优化的视角方向、较闻的开口率和较好的显不质量。
【附图说明】
[0019]图1为本发明实施例1的阵列基板上的示意图；
[0020]图2为图1中一个像素单元的示意图；
[0021]图3为本发明实施例1的夹角α和β的示意图；
[0022]图4为图2的Α1-Α2截面图；
[0023]图5为本发明实施例2的阵列基板的示意图；
[0024]图6为图5中一个像素单元的示意图；
[0025]图7为图5的Α1-Α2截面图。
[0026]其中附图标记为:
[0027]1:衬底；
[0028]G1:第i行栅线；Gi+l:第i+1行栅线；G1-l ??第i_l行栅线；
[0029]Dj-1:第j-1列数据线；Dj:第j列数据线；Dj+l ??第j+1列数据线；
[0030]CL1-1:第1-Ι行公共电极线；CL1:第i行公共电极线；CLi+l:第i+Ι行公共电极线.
[0031]15:栅极绝缘层；
[0032]25:钝化层；
[0033]10:栅线的凸起结构；10a:栅线的凸起结构的一侧边；10b:栅线的凸起结构的另一侧边；10c:栅线的凸起结构的顶边；
[0034]20:有源层；
[0035]30:数据线线段；31:源极；32:漏极；
[0036]30a:连接部；
[0037]40:钝化层过孔；
[0038]50:像素电极；50a:第一边；50b_第二边；50c:第三边；50d ??第四边；50e:第五边；
[0039]60:公共电极；60a:狭缝。
【具体实施方式】
[0040]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0041]实施例1:
[0042]结合图1-4所示，本实施例提供一种阵列基板，该阵列基板包括交叉设置的多条栅线(例如G1-l、G1、Gi+l)和多条数据线(例如Dj-l、Dj、Dj+l)，以及由相邻栅线和相邻数据线限定的像素单元，每条数据线包括多个数据线线段30，每一数据线线段30对应一个像素单元，且同一数据线的两相邻的数据线线段30通过连接部30a连接；所述栅线的延伸方向与所述数据线线段30的延伸方向的夹角为α ;其中，60° < a <87。;所述薄膜晶体管的栅极为栅线的凸起结构10，所述凸起结构10的靠近像素电极的一侧边的延伸方向与所述栅线的延伸方向的夹角为β，其中，20°彡β彡70°。
[0043]由于本实施例阵列基板的栅线的延伸方向和数据线线段30的延伸方向的夹角为α，60° < α <87°，所述凸起结构的靠近像素电极的一侧边的延伸方向与所述栅线的延伸方向的夹角为β，20°彡β <70°，因此该阵列基板可以得到一个优化的视角方向、较高的开口率和较好的显示质量。
[0044]本实施例所提供的阵列基板可应用于TN模式的显示装置中。
[0045]具体的，如图2和3所示，由第i行栅线G1、i+1行栅线Gi+Ι、第j列数据线Djjj+Ι列数据线Dj+Ι限定的像素单元Pij为例，其中，与栅线Gi平行的是公共电极线CLi，像素单元Pij包括薄膜晶体管、像素电极50，与该像素电极对应的数据线线段30，数据线线段30的延伸方向与栅线Gi的延伸方向的夹角则为α，薄膜晶体管的