用于具有多个半导体器件层的半导体结构的系统和方法
【技术领域】
[0001]本专利文件中描述的技术总体涉及半导体器件，且更具体地，涉及具有多个半导体器件层的半导体结构。
【背景技术】
[0002]集成电路(“1C”)可以包括一种或多种类型的半导体器件，诸如η沟道MOSFET ( “NM0S”)器件、ρ沟道MOSFET ( “PM0S”)器件、双极结晶体管(“BJT”)器件、二极管器件和电容器器件等。对于半导体设计者而言，不同类型的器件可代表不同的设计依据。IC也可以包括具有不同电路功能的电路，诸如具有模拟功能、逻辑功能和存储功能的1C。
【发明内容】
[0003]根据本文所描述的教导，提供了一种具有多个半导体器件层的半导体结构。在一个实例中，该半导体结构包括第一掩埋氧化物和制造在第一掩埋氧化物之上的第一半导体器件层。第一半导体器件层包括图案化的顶面。包括绝缘材料的毯式层制造在图案化的表面上方。该半导体结构还包括接合至毯式层的第二掩埋氧化物和制造在第二掩埋氧化物之上的第二半导体器件层。
[0004]在另一个实例中，提供了一种制造多个半导体器件层结构的方法。该方法包括提供第一晶圆，第一晶圆包括接合至第一掩埋氧化物层的第一沟道材料；以及使用第一沟道材料制造第一半导体器件层。该第一半导体器件层包括图案化的顶面。该方法还包括制造包括位于图案化的表面上方的绝缘体材料的毯式层；提供包括接合至第二掩埋氧化物层的第二沟道材料的第二晶圆；将第二掩埋氧化物接合至毯式层；使用第二沟道材料制造第二半导体器件层；以及使第一半导体器件层的部件与第二半导体器件层的部件互联。
[0005]在又一个实例中，提供了一种制造多个半导体器件层结构的方法。该方法包括提供第一 SOI晶圆，第一 SOI晶圆包括接合至第一掩埋氧化物层的第一沟道材料；以及使用第一沟道材料制造第一半导体器件层。该第一半导体器件层包括图案化的顶面。该方法还包括制造毯式层，该毯式层包括位于图案化的表面上方的绝缘材料；将包括第二沟道材料和第二掩埋氧化物的第二晶圆接合至毯式层；以及使用第二沟道材料制造第二半导体器件层。
[0006]为了解决现有技术中的问题，本发明提供了一种具有多个半导体器件层的半导体结构，所述半导体结构包括:第一掩埋氧化物；第一半导体器件层，制造在所述第一掩埋氧化物之上，且包括图案化的顶部表面；毯式层，包括制造在所述图案化的顶部表面上方的绝缘体材料；第二掩埋氧化物，接合至所述毯式层；以及第二半导体器件层，制造在所述第二掩埋氧化物之上。
[0007]在上述半导体结构中，其中，由第一类型的沟道材料制造所述第一半导体器件层，并且由第二类型的沟道材料制造所述第二半导体器件层。
[0008]在上述半导体结构中，其中，由第一类型的沟道材料制造所述第一半导体器件层，并且由第二类型的沟道材料制造所述第二半导体器件层；所述第一类型的沟道材料不同于所述第二类型的沟道材料。
[0009]在上述半导体结构中，其中，一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的一个上，并且另一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的另一个上。
[0010]在上述半导体结构中，其中，一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的一个上，并且另一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的另一个上，一种类型的器件包括PMOS器件，并且另一种类型的器件包括NMOS器件。
[0011]在上述半导体结构中，其中，所述第一掩埋氧化物和所述第一半导体器件层均由绝缘体上半导体(“SOI”)衬底产生。
[0012]在上述半导体结构中，其中，所述第一掩埋氧化物和所述第一半导体器件层均由绝缘体上半导体(“SOI”)衬底产生；所述第二掩埋氧化物和所述第二半导体器件层均由绝缘体上半导体(“SOI”)衬底产生。
[0013]根据本发明的另一个方面，提供了一种制造多个半导体器件层结构的方法，所述方法包括:提供第一晶圆，所述第一晶圆包括接合至第一掩埋氧化物层的第一沟道材料；由所述第一沟道材料制造第一半导体器件层，所述第一半导体器件层包括图案化的顶部表面；制造毯式层，所述毯式层包括位于所述图案化的顶部表面上方的绝缘体材料；提供第二晶圆，所述第二晶圆包括接合至第二掩埋氧化物层的第二沟道材料；将所述第二掩埋氧化物层接合至所述毯式层；由所述第二沟道材料制造第二半导体器件层；以及将所述第一半导体器件层的部件与所述第二半导体器件层的部件互连。
[0014]在上述方法中，其中，所述第一沟道材料和所述第二沟道材料不同。
[0015]在上述方法中，其中，提供所述第一晶圆包括提供第一绝缘体上硅(“SOI”)晶圆。
[0016]在上述方法中，其中，提供所述第二晶圆包括提供第二 SOI晶圆。
[0017]在上述方法中，其中，将一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的一个上，并且将另一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的另一个上。
[0018]在上述方法中，其中，将一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的一个上，并且将另一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的另一个上；所述一种类型的器件包括PMOS器件，并且所述另一种类型的器件包括NMOS器件。
[0019]根据本发明的又一个方面，提供了一种制造多个半导体器件层结构的方法，所述方法包括:提供第一 SOI晶圆，所述第一 SOI晶圆包括接合至第一掩埋氧化物层的第一沟道材料；由所述第一沟道材料制造第一半导体器件层，所述第一半导体器件层包括图案化的顶部表面；制造毯式层，所述毯式层包括位于所述图案化的顶部表面上方的绝缘体材料；将包括第二沟道材料和第二掩埋氧化物的第二晶圆接合至所述毯式层；以及由所述第二沟道材料制造第二半导体器件层。
[0020]在上述方法中，其中，所述第一沟道材料和所述第二沟道材料不同。
[0021]在上述方法中，其中，将一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的一个上，并且将另一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的另一个上。
[0022]在上述方法中，其中，将一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的一个上，并且将另一种类型的器件仅制造在所述第一半导体器件层和所述第二半导体器件层的另一个上；所述一种类型的器件包括PMOS器件，并且所述另一种类型的器件包括NMOS器件。
[0023]在上述方法中，其中，接合所述第二晶圆还包括将氧化物材料沉积到所述第二沟道材料上。
[0024]在上述方法中，其中，接合所述第二晶圆还包括平坦化所述第二沟道材料。
[0025]在上述方法中，还包括将所述第一半导体器件层的部件与所述第二半导体器件层的部件互连。
【附图说明】
[0026]图1是具有多个晶体管层的示例性半导体结构的截面图。
[0027]图2至图5是示出了用于产生多层半导体器件结构的示例性方法的工艺流程图。
[0028]图6至图22示出了在制造多层半导体结构期间半导体结构的示例性状态的示意图。
【具体实施方式】
[0029]在一些实施方案中，半导体结构中两个或多个半导体器件层的使用可以简化半导体制造，然而在一些半导体器件的制造中允许有利的使用某些沟道材料并且在一些其他半导体器件的制造中允许使用不同的沟道材料。图1是具有多个晶体管层的示例性半导体结构10的截面图。该半导体结构包括制造在绝缘体上半导