图2沿AA方向的剖面图；
[0037]图4为本发明实施例提供的阵列基板的结构示意图之二 ；
[0038]图5为图4沿CC方向的剖面图；
[0039]图6为图2沿BB方向的剖面图；
[0040]图7和图8分别为图4沿DD方向的剖面图；
[0041]图9为图4中部分像素结构的示意图。
【具体实施方式】
[0042]下面结合附图，对本发明实施例提供的一种阵列基板、显示面板及显示装置的【具体实施方式】进行详细地说明。
[0043]附图中各膜层的形状和厚度不反映阵列基板的真实比例，目的只是示意说明本
【发明内容】
。
[0044]本发明实施例提供的一种阵列基板，如图2-图5所示，图3是图2沿AA方向的剖面图，图5是图4沿CC方向的剖面图，包括:衬底基板1，以及位于衬底基板I上的外围走线2和多个像素结构3 ；
[0045]至少一个像素结构3在衬底基板I的正投影与外围走线2所在的外围区域(如图2-图5所示的网格阴影部分所示)在衬底基板I的正投影具有重叠区域；
[0046]如图3和图5所示，外围走线2所在膜层位于像素结构3所在膜层与衬底基板I之间；或者，外围走线2所在膜层位于像素结构3所在膜层背向衬底基板I的一侧。
[0047]本发明实施例提供的上述阵列基板，至少一个像素结构在衬底基板的正投影与外围走线所在的外围区域在衬底基板的正投影具有重叠区域，在本发明实施例提供的上述阵列基板应用于顶发射型的OLED(即封装基板一侧为出光侧)时，外围走线所在膜层位于像素结构所在膜层与衬底基板之间，即使像素结构在衬底基板的正投影与外围走线在衬底基板的正投影相互重叠也不会影响OLED的正常显示；同样，在本发明实施例提供的上述阵列基板应用于底发射的OLED(即阵列基板一侧为出光侧)时，外围走线所在膜层位于像素结构所在膜层背向衬底基板的一侧，即使像素结构在衬底基板的正投影与外围走线在衬底基板的正投影相互重叠也不会影响OLED的正常显示；因此，本发明实施例提供的上述阵列基板的显示区域可以扩大至覆盖部分或全部外围走线所在的外围区域，与如图1所示的现有的OLED的阵列基板中显示区域101与外围区域102互不重叠的结构相比，可以使有机电致发光显示面板的边框的宽度(如图2和图4所示的b所示)变窄，并且，在显示区域延伸至覆盖全部外围走线所在的外围区域时，有机电致发光显示面板为无边框显示。
[0048]需要说明的是，本发明实施例提供的上述阵列基板中的外围走线与阵列基板中的栅线和数据线电性连接，该外围走线的设置与现有的阵列基板中的外围走线的设置类似，该外围走线所在的外围区域与如图1所示的现有的OLED的阵列基板的外围区域102类似，在此不做赘述。
[0049]在具体实施时，在本发明实施例提供的上述阵列基板中，像素结构在衬底基板的正投影与外围走线所在的外围区域在衬底基板的正投影具有重叠区域，如图2和图3所示，可以在像素结构3的尺寸不变(即相邻的两条栅线和相邻的两条数据线限定一个像素结构)的情况下，通过在外围走线2所在的外围区域增加设置像素结构3的方式来实现；或者，如图4和图5所示，也可以通过增大每个像素结构3的尺寸(即每个像素结构所占面积大于相邻的两条栅线和相邻的两条数据线限定的区域所占面积)的方式来实现，在此不做限定。
[0050]在具体实施时，通过增加像素结构的数量的方式使显示区域延伸至可以覆盖部分或全部外围走线所在的外围区域时，本发明实施例提供的上述阵列基板，如图2和图3所示，还可以包括:位于衬底基板I上的交叉而置且相互绝缘的多条数据线4和多条栅线5 ;各数据线4和各栅线5在衬底基板I的正投影与外围走线2在衬底基板I的正投影互不重叠，即与各像素结构3对应的栅线5和数据线4均位于外围走线2所在的外围区域(如图2和图3所示的网格阴影部分所示)所包围的区域内；其中，位于重叠区域以外的像素结构3和与该像素结构3对应的栅线5和数据线4中，相邻的两条数据线4和相邻的两条栅线5限定一个像素结构3 ;位于重叠区域内的像素结构3 (即相对于现有的阵列基板另外增加的像素结构)所对应的栅线5和数据线4没有设置在重叠区域，而是设置在重叠区域以外的区域，这是由于外围走线2 —般与栅线5或数据线4同层设置，为了防止重叠区域内的像素结构3对应的栅线5和数据线4与外围走线2之间电性连接而导致短路的问题，需要将位于重叠区域内的像素结构3对应的栅线5和数据线4设置在重叠区域以外的区域。具体地，位于重叠区域内的像素结构3可以通过过孔的方式与位于重叠区域以外的对应的栅线5和数据线4实现连接。
[0051]在具体实施时，在本发明实施例提供的上述阵列基板应用于顶发射型OLED，即外围走线所在膜层位于像素结构所在膜层与衬底基板之间时，本发明实施例提供的上述阵列基板，如图6所示，图6是图2沿BB方向的剖面图，还可以包括:位于衬底基板I与像素结构3所在膜层之间且在衬底基板I上依次设置的与各像素结构3对应的薄膜晶体管6、第一钝化层7、金属桥8和第二钝化层9 ;图6以像素结构3为包括阳极31、发光层32和阴极33的有机电致发光结构30为例，由于位于重叠区域内的有机电致发光结构30所对应的栅线5和数据线4位于重叠区域以外，因此，位于重叠区域内的有机电致发光结构30所对应的薄膜晶体管6也位于重叠区域以外，该有机电致发光结构30可以通过过孔的方式与对应的薄膜晶体管6电性连接，具体地，该薄膜晶体管6的漏极通过贯穿第一钝化层7的第一过孔与金属桥8电性连接，该金属桥8通过贯穿第二钝化层9的第二过孔与该有机电致发光结构30中的阳极31电性连接；与位于重叠区域以外的有机电致发光结构30所对应的薄膜晶体管6的漏极通过贯穿第一钝化层7和第二钝化层9的第三过孔与该有机电致发光结构30中的阳极31电性连接，位于重叠区域以外的有机电致发光结构30和与该有机电致发光结构30对应的薄膜晶体管6的连接与现有的结构类似，在此不做赘述。并且，如图6所示，还可以在第二钝化层9上设置有机树脂层10，第二过孔贯穿有机树脂层10和第二钝化层9，第三过孔贯穿有机树脂层10、第二钝化层9和第一钝化层7，该有机树脂层10的作用与现有的OLED中的有机树脂层的作用相同，在此不做赘述。
[0052]在具体实施时，在本发明实施例提供的上述阵列基板应用于底发射型0LED，即外围走线所在膜层位于像素结构所在膜层背向衬底基板的一侧时，本发明实施例提供的上述阵列基板还可以包括:在像素结构所在膜层背向衬底基板的一侧依次设置的第二钝化层、金属桥、第一钝化层和与各像素结构对应的薄膜晶体管；以像素结构为有机电致发光结构为例，由于位于重叠区域内的有机电致发光结构所对应的栅线和数据线位于重叠区域以夕卜，因此，位于重叠区域内的有机电致发光结构所对应的薄膜晶体管也位于重叠区域以外，该有机电致发光结构可以通过过孔的方式与对应的薄膜晶体管电性连接，具体地，该薄膜晶体管的漏极通过贯穿第一钝化层的第一过孔与金属桥电性连接，该金属桥通过贯穿第二钝化层的第二过孔与该有机电致发光结构中的阳极电性连接；位于重叠区域以外的有机电致发光结构所对应的薄膜晶体管的漏极通过贯穿第一钝化层和第二钝化层的第三过孔与该有机电致发光结构中的阳极电性连接。本发明实施例提供的上述阵列基板应用于底发射型OLED的具体实施与应用于顶发射型OLED的实施例类似，重复之处不再赘述。
[0053]在具体实施时，通过增大每个像素结构的尺寸的方式使显示区域延伸至可以覆盖部分或全部外围走线所在的外围区域时，本发明实施例提供的上述阵列基板，如图4和图5所示，还可以包括:位于衬底基板I上的交叉而置且相互绝缘的多条数据线4和多条栅线5 ;各数据线4和各栅线5在衬底基板I的正投影与外围走线2在衬底基板I的正投影互不重叠，这样，可以防止各栅线5和各数据线4与外围走线2之间电性连接而导致短路的问题；每个像素结构3沿栅线5的延伸方向的宽度大于与该像素结构3相邻的两条数据线4之间的距离，这样，可以增大每个像素结构3沿栅线5的延伸方向的宽度，从而可以使像素结构3在栅线5的延伸方向延伸至可以覆盖部分或全部外围走线2所在的外围区域，进而可以使显示区域在栅线5的延伸方向延伸至可以覆盖部分或全部外围走线2所在的外围区域，使OLED在栅线5的延伸方向实现窄边框的设计；或者，每个像素结构3沿数据线4的延伸方向的宽度大于与该像素结构3相邻的两条栅线5之间的距离，这样，可以增大每个像素结构3沿数据线4的延伸方向的宽度，从而可以使