半导体的测试夹具及测试装置的制造方法
【技术领域】
[0001]本发明涉及一种用于测试半导体性能的测试装置，尤其涉及一种可防止静电放电的用于测试半导体的测试夹具及测试装置。
【背景技术】
[0002]在半导体产品生产过程的后阶段，往往须对半导体产品进行一系列的性能测试，例如对半导体产品内部的元件兼容性等进行测试，测试通过的产品才被判定为合格品以进入下一制造环节或进入组装环节。
[0003]传统的半导体测试装置一般兼备夹持和测试的功能。为测试半导体内部的元件功能，传统的半导体测试夹具上通常布置有测试线路，待半导体产品被夹具夹持固定后，该测试线路与半导体上的导电触点接触，此时半导体在夹具上则可通过测试仪器的端子(如金属探针)接触从而作模拟试验或测试，继而该测试仪器则能获取半导体产品的相关测试数据。
[0004]一般地，该测试夹具的半导体支撑面上设有多个绝缘垫以支撑半导体，当半导体被装载在测试夹具上或从测试夹具上卸载下来时，半导体会对绝缘垫产生摩擦，从而产生静电荷并积聚在半导体的表面上。因此，该静电荷也会积聚在半导体表面的导电触点上。当金属探针接触该导电触点进行测试时，积聚的静电荷通过金属探针进行释放，该静电放电(Electro-Static Discharge, ESD)会损坏半导体的内部兀件。
[0005]因此，亟待一种改进的半导体的测试夹具及测试装置以克服上述缺陷。
【发明内容】
[0006]本发明的一个目的在于提供一种半导体的测试夹具，其能防止待测产品发生静电放电，从而降低待测产品的发生损坏的几率。
[0007]本发明的另一个目的在于提供一种半导体的测试装置，其能防止待测产品发生静电放电，从而降低待测产品的发生损坏的几率。
[0008]为实现上述目的，本发明的半导体的测试夹具，包括:一支撑体，所述支撑体包括支撑上层以及位于所述支撑上层之下的测试线路，所述测试线路接地，所述支撑上层上形成有至少一金属突起，所述金属突起与所述测试线路电性导通；以及一夹持机构，用于夹持并电性接触位于所述支撑体上的待测半导体。
[0009]与现有技术相比，由于本发明的半导体的测试夹具上的金属突起与支撑体内的测试线路相导通，而且测试线路的一侧接地，因此在夹持机构对半导体产品进行夹持并测试前，半导体产品上积聚的静电荷通过金属突起及测试线路释放接地。因此，当金属测试探针接触半导体产品进行测试时，半导体产品上的静电荷已释放完毕，不会损坏半导体产品的内部元件。由此可见，本发明的半导体的测试夹具能够防止待测产品发生静电放电，降低了待测产品损坏的可能性，从而降低产品的废弃率，节省成本。
[0010]较佳地，所述金属突起的电阻小于19欧姆。
[0011]较佳地,所述金属突起的数量为2?4个。
[0012]作为一个优选实施例，所述支撑上层上开设有与所述测试线路相连通的至少一通孔，所述金属突起填充于所述通孔中。
[0013]作为一个优选实施例，所述测试线路通过至少一电阻器接地。
[0014]较佳地，所述电阻器的电阻的大小范围是13-1O9欧姆。
[0015]较佳地，所述夹持机构包括用于夹持待测半导体两侧面的两弹性臂。
[0016]本发明的半导体的测试装置，包括以上所述的半导体的测试夹具。
[0017]通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。
【附图说明】
[0018]图1为本发明的半导体的测试夹具的一个实施例的示意图。
[0019]图2为本发明的半导体的测试夹具的支撑体的俯视图。
[0020]图3为本发明的半导体的测试夹具的支撑体的剖视图。
【具体实施方式】
[0021]下面将参考附图阐述本发明几个不同的最佳实施例，其中不同图中相同的标号代表相同的部件。如上所述，本发明的实质在于一种半导体的测试夹具，其能防止待测产品发生静电放电，从而降低待测产品的发生损坏的几率。
[0022]如图1所示，本发明的半导体的测试夹具100的一个实施例包括支撑体110以及夹持机构120。在图1的视图中，夹持机构120仅为部分示意图。该支撑体110为多层结构，其包括支撑上层111以及位于支撑上层111之下的测试线路112。较佳地，该支撑上层111可为绝缘层，或刚性层。该测试线路112可依照实际测试需求布局功能线路。可选地，该支撑体110也可依照实际情况设置更多层体，在此不叙述。
[0023]该测试线路112接地，较佳地，通过连接至少一个电阻器(图未示)接地，该电阻器的大小13-1O9欧姆。
[0024]如图2-3所示，该支撑体110上形成有多个金属突起130，具体地，金属突起130形成在支撑上层111，并与测试线路112电性导通。该金属突起130的个数可依照实际需要进行设置，较佳地以两个、四个等对称地设置。这些金属突起130的电阻小于19欧姆为佳。
[0025]较佳地，该金属突起130与测试线路112电性导通的方式为:在支撑上层111上开设有与测试线路112相连通的至少一通孔(图未示)，继而该金属突起130填充于通孔中。当然，也可采用其他的导通方式。
[0026]请参考图1，与测试仪器(图未示)相连的夹持机构120用于夹持半导体产品20，其包括用以夹持半导体产品20两侧面的两个弹性臂210、220，其中一个弹性臂210为测试探针，该测试探针210在线路上与测试线路112相导通。该测试探针210用于夹持半导体产品20并电性接触其上的导电触点230，通电后，则能对半导体产品20进行测试。
[0027]当进行测试时，首先将半导体产品20放置在测试夹具100的支撑体110上，具体地，该半导体产品20与支撑体110上的金属突起130直接接触并由其支撑。此时，夹持机构120将半导体产品20的两侧夹持，具体为将金属测试探针210夹持于半导体产品20上的导电触点230上，另一弹性臂220则夹持在另一侧。通电后则可对半导体产品20进行测试。由于该金属突起130与支撑体110内的测试线路112相导通，而且测试线路112的一侧接地，因此在夹持机构120对半导体产品20进行夹持并测试前，该半导体产品20上积聚的静电荷通过金属突起130及测试线路112释放接地。因此，当金属测试探针210接触半导体产品20进行测试时，半导体产品20上的静电荷已释放完毕，不会损坏半导体产品20的内部元件。由此可见，本发明的半导体的测试夹具100能够防止待测产品发生静电放电，从而降低了待测产品损坏的可能性，从而降低产品的废弃率，节省成本。
[0028]本发明的一种半导体的测试装置(图未示)包括上述的测试夹具100及其他传统的测试仪器，在此不详述。但显然该测试装置同样具有上述的优点。
[0029]以上所揭露的仅为本发明的较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明申请专利范围所作的等同变化，仍属本发明所涵盖的范围。
【主权项】
1.一种半导体的测试夹具，其特征在于，包括: 一支撑体，所述支撑体包括支撑上层以及位于所述支撑上层之下的测试线路，所述测试线路接地，所述支撑上层上形成有至少一金属突起，所述金属突起与所述测试线路电性导通；以及 一夹持机构，用于夹持并电性接触位于所述支撑体上的待测半导体。
2.如权利要求1所述的半导体的测试夹具，其特征在于:所述金属突起的电阻小于19欧姆。
3.如权利要求1所述的半导体的测试夹具，其特征在于:所述金属突起的数量为2?4个。
4.如权利要求1所述的半导体的测试夹具，其特征在于:所述支撑上层上开设有与所述测试线路相连通的至少一通孔，所述金属突起填充于所述通孔中。
5.如权利要求1所述的半导体的测试夹具，其特征在于:所述测试线路通过至少一电阻器接地。
6.如权利要求5所述的半导体的测试夹具，其特征在于:所述电阻器的电阻的大小范围是13-1O9欧姆。
7.如权利要求1所述的半导体的测试夹具，其特征在于:所述夹持机构包括用于夹持待测半导体两侧面的两弹性臂。
8.一种半导体的测试装置，其特征在于:包括如权利要求1所述的半导体的测试夹具。
9.如权利要求8所述的半导体的测试装置，其特征在于:所述半导体的测试夹具如权利要求2-7任一项所述。
【专利摘要】本发明半导体的测试夹具，包括：一支撑体，所述支撑体包括支撑上层以及位于所述支撑上层之下的测试线路，所述测试线路接地，所述支撑上层上形成有至少一金属突起，所述金属突起与所述测试线路电性导通；以及一夹持机构，用于夹持并电性接触位于所述支撑体上的待测半导体。该测试夹具能防止待测产品发生静电放电，从而降低待测产品的发生损坏的几率。
【IPC分类】H01L21-687, H01L21-66
【公开号】CN104752248
【申请号】CN201310737698
【发明人】何坤一
【申请人】东莞新科技术研究开发有限公司
【公开日】2015年7月1日
【申请日】2013年12月26日