非易失性存储器件的制作方法
【专利说明】非易失性存储器件
[0001]相关申请的交叉引用
[0002]本申请要求2013年12月26日向韩国知识产权局提交的申请号为10-2013-0164329的韩国专利申请的优先权，其全部内容通过弓I用合并于此。
技术领域
[0003]本公开的实施例涉及非易失性存储器件。
【背景技术】
[0004]已经开发了各种非易失性存储器件来实现超大规模集成(VLSI)存储器件，VLSI存储器件能够储存大量的数据，以及即使当其电源被中断时也能够保留其储存的数据。已经开发了阻变随机存取存储(ReRAM)器件、磁性随机存取存储(MRAM)器件以及相变随机存取存储(PcRAM)器件来实现高性能非易失性存储器件。ReRAM器件(也被称作为‘阻变存储器件’)在多个存储器单元中的每个中使用可变电阻材料来储存数据。在每个存储器单元中的可变电阻材料被设置在电极对之间。RRAM器件利用可变电阻材料的迟滞电阻开关效应来将数据储存在其存储器单元中。
【发明内容】
[0005]各种实施例涉及非易失性存储器器件及其制造方法。
[0006]根据一些实施例，多个第一电极线包括具有凸顶表面的上部，多个第二电极线与多个第一电极线交叉，以及多个存储器图案被设置在第一电极线和第二电极线之间。
[0007]根据另外的实施例，一种制造非易失性存储器件的方法包括以下步骤:在衬底上第一电介质层中形成多个第一电极线，刻蚀多个第一电极线的上部来形成上部的凸顶表面，形成覆盖多个第一电极线的存储层，以及在存储层上第二电介质层中形成多个第二电极线。多个第二电极线被形成为与多个第一电极线交叉。
[0008]根据另外的实施例，一种制造非易失性存储器件的方法包括以下步骤:在衬底上第一电介质层中形成多个第一电极线，形成覆盖多个第一电极线的存储层，以及在存储层上第二电介质层中形成多个第二电极线。多个第二电极线被形成为与多个第一电极线交叉。刻蚀第二电介质层和存储层来在多个第二电极线之下形成存储器图案。
【附图说明】
[0009]结合附图和所附详细描述，本公开的实施例将变得更加显然，其中:
[0010]图1和图2是根据本公开的一个实施例的非易失性存储器件的截面图；
[0011]图3至图12是说明根据一个实施例的制造非易失性存储器件的工艺的立体图；
[0012]图13、图14和图15是说明根据另一个实施例的制造非易失性存储器件的工艺的立体图；以及
[0013]图16是说明图15中示出的非易失性存储器件的平面图。
【具体实施方式】
[0014]将理解的是，尽管可以在本文中使用术语‘第一’、‘第二’、‘第三’等来描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅用来区分一个元件和另一个元件。因而，在不脱离本公开的教导的情况下，一些实施例中的第一元件在其他实施例中可以被称为第二元件。
[0015]还将理解的是，当一个元件涉及在另一个元件“上”、“之上”、“下”或“之下”时，其可以分别直接在另一个元件“上”、“之上”、“下”或“之下”，或在其之间可以存在至少一个中间元件。因此，本文中使用的诸如“上”、“之上”、“下”或“之下”的术语仅用于描述特定实施例的目的，并非旨在限制本公开。
[0016]图1和图2是根据本公开的一个实施例的非易失性存储器件的截面图。非易失性存储器件10包括:半导体衬底100 ;第一电极线300，被设置在半导体衬底100之上且沿着与线B-B’(在图2中所示)平行的第一方向延伸；第二电极线350，被设置在第一电极线300之上且沿着与线T-T’(在图1中所示)平行的第二方向延伸；以及存储器图案401，被设置在第一电极线300和第二电极线350之间以将数据储存其中。第一电极线300与第二电极线350在平面图中大体上以直角交叉。
[0017]与下电极相对应的第一电极线300被设置在第一电介质层200中，且具有条形。第一电极线300的靠近半导体衬底100的下部307的线宽可以比第一电极线300离半导体衬底100更远的上部309的线宽更小。第一电介质层200将第一电极线300彼此分开以将第一电极线300彼此电绝缘。第一电极线300的上部309中的每个可以具有凸顶表面。SP，每个上部309的边缘部303的高度Hl比每个上部309的中心部305的高度H2更小，使得中心部305与边缘部303相比向上突出。
[0018]由于第一电极线300的上部309具有凸顶表面，所以凹边缘谷204被设置在第一电介质层200的侧壁和第一电极线300的中心部305之间。存储器图案401的部分填充边缘谷204以提供帘状接触延伸部404。因而，第一电极线300和存储器图案401之间的接触区域可以随着接触延伸部404向下延伸而增加。即，沿着每个第一电极线300的凸顶表面在第二方向(与线T-T’平行)上的距离可以比第一电极线300的上部309的线宽更大。因为存储器图案401的接触延伸部404延伸至第一电介质层200和第一电极线300的上部309之间的界面区域中，所以相邻的第一电极线300的上部309之间的距离可能由于接触延伸部404的存在而增加。
[0019]每个存储器图案401可以具有适于用来储存数字化的数据的至少两种电气状态。存储器图案401中的每个可以包括电阻转变材料，且因而非易失性存储器器件可以是ReRAM器件(也被称作为阻变存储器件)。电阻转变材料可以是电阻值根据施加至其的电场而变化的材料。
[0020]在一个实施例中，存储器图案401中的每个包括超巨磁电阻(CMR)材料或镨钙锰氧化物(PivxCaxMnO3)(被称作为“PCMO”)材料。在另一个实施例中，存储器图案401中的每个包括诸如氧化铌、氧化钛、氧化镍或氧化铝的二元过渡金属氧化物材料的非化学计量组成。二元过渡金属氧化物材料的非化学计量组成，与具有化学计量组成的稳定的二元过渡金属氧化物材料相比可以包括相对过多的过渡金属含量。非化学计量组成可以是氧化钛(Ti4O7)材料。
[0021]在其他的实施例中，存储器图案401中的每个包括诸如在双向开关半导体器件(Ovonics)开关中使用的具有非晶状态的硫族化物材料。在其他的实施例中，存储器图案401中的每个包括掺杂有铬(Cr)或铌(Nb)的铁电材料(诸如锶钛氧化物(SrT13)材料或锶锆氧化物(SrZrO3)材料)。
[0022]在其他的实施例中，存储器图案401中的每个包括具有较高离子迁移率的掺杂银(Ag)的硒化锗(GeSe)材料。掺杂银(Ag)的硒化锗(GeSe)材料可以具有可编程的金属化单元(PMC)结构。S卩，掺杂银(Ag)的硒化锗(GeSe)材料可以根据通过电化学反应产生的导电细丝的存在或不存在而具有两种电阻状态。
[0023]如上所述，存储器图案401中的每个可以包括具有根据施加至其的电压或电流变化的两个不同的电阻状态或两个不同的导电状态的电阻转变材料。
[0024]选择图案409可以被另外地设置在存储器图案401和第一电极线300之间或设置在存储器图案401和第二电极线350之间。选择图案409可以提供通过诸如潜通路电流的泄漏电流以防止不期望地选中存储器