半导体器件的制作方法
【技术领域】
[0001]本申请以2014年3月5日申请的在先的日本专利申请2014-043303号的权利的利益为基础，并且要求其利益，通过引用在此包含其内容全部。
[0002]在此说明的实施方式一般涉及一种半导体器件。
【背景技术】
[0003]二极管中存在普通的pn 二极管、利用击穿电流的稳压二极管。稳压二极管中通常存在高浓度区域和低浓度区域，为了得到规定的耐压，必须进行高浓度区域和低浓度区域的成结的平衡。在此，作为相当于低浓度区域的部分，使用未加工晶圆、外延晶圆。
[0004]通常通过CZ法(Czochralski直拉生长法)形成未加工晶圆，具有规定的耐压的晶圆只是晶锭(ingot)的一部分。通过CZ法形成的晶圆有时存在面内的比电阻的离散大的情况，有可能无法得到目标的耐压。
[0005]另一方面，在外延晶圆的情况下，在同一成膜装置内在不同的条件下进行多个成膜，因此难以控制杂质浓度，因此也存在无法得到具有目标的耐压的外延晶圆的可能性。
【发明内容】
[0006]本实施方式提供一种能够抑制耐压的降低的半导体器件。
[0007]根据一个实施方式，具备:阴极电极；阳极电极；第一导电型的第一半导体区域，设置在上述阴极电极的上侧、上述阳极电极的下侧；第一导电型的第二半导体区域，设置在上述阳极电极和上述阴极电极之间，第一导电型的杂质浓度比上述第一半导体区域的杂质浓度高，被上述第一半导体区域围住；第二导电型的第三半导体区域，设置在上述阳极电极和上述第二半导体区域之间，被上述第二半导体区域围住上述阳极电极侧的表面以外的部分；以及第四半导体区域，设置在上述第三半导体区域和第二半导体区域之间，围住上述第三半导体区域的端部。
[0008]本实施方式能够提供能够抑制耐压的降低的半导体器件。
【附图说明】
[0009]图1是表示第一实施方式所涉及的半导体器件的示意性截面图。
[0010]图2(a)?图2(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0011]图3(a)?图3(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0012]图4(a)是表示参考例子的半导体器件的示意性截面图、以及表示杂质浓度的图，图4(b)是表示第一实施方式所涉及的半导体器件的示意性截面图、以及表示杂质浓度的图。
[0013]图5是第二实施方式所涉及的半导体器件的示意性截面图。
[0014]图6是第三实施方式所涉及的半导体器件的示意性截面图。
[0015]图7是第四实施方式所涉及的半导体器件的示意性截面图。
[0016]图8是第五实施方式所涉及的半导体器件的示意性截面图。
[0017]图9是第六实施方式所涉及的半导体器件的示意性截面图。
[0018]图10是第七实施方式所涉及的半导体器件的示意性截面图。
[0019]图11(a)和图11(b)是第七实施方式所涉及的半导体器件的示意性截面图。
【具体实施方式】
[0020]以下，参照【附图说明】实施方式。在以下的说明中，向相同的部件附加相同的符号，对于说明过的部件，适当地省略其说明。在实施方式中，η—型、η型、n+型、n++型这样的标记可以称之为第一导电型。另外，表示浓度按照该顺序变高。P型、P+型这样的标记可以称之为第二导电型。另外，表示浓度按照该顺序变高。
[0021](第一实施方式)
[0022]图1是表示第一实施方式所涉及的半导体器件的示意性截面图。
[0023]半导体器件I是具备作为下部电极的阴极电极10、作为上部电极的阳极电极11的稳压二极管。
[0024]在阴极电极10上设置有n++型的第六半导体区域20。第六半导体区域20被设置在第一半导体区域30以及第二半导体区域40与阴极电极10之间。另外，在第六半导体区域20和阳极电极11之间，设置有n_型的第一半导体区域30。
[0025]设置n+型的第二半导体区域40使其位于阳极电极11和阴极电极10之间、并且与第一半导体区域30相邻。向第二半导体区域40导入η型的杂质元素(例如磷(P)、砷(As)等)以使杂质浓度比第一半导体区域30的杂质浓度高。第二半导体区域40的端部40e的至少一部分被第一半导体区域30围住。
[0026]在阳极电极11和第二半导体区域40之间，设置有P+型的第三半导体区域50。第三半导体区域50被第二半导体区域40围住阳极电极11侧的表面50u以外的部分。
[0027]另外，在第二半导体区域40、第三半导体区域50以及层间绝缘膜90之间，设置有P型的第四半导体区域60。这时，将第四半导体区域60设置得至少围住第三半导体区域50的端部50e。g卩，第三半导体区域50的端部50e被第四半导体区域60围住，第四半导体区域60的端部60e被第二半导体区域40围住,第二半导体区域40的端部40e被第一半导体区域30围住。
[0028]另外，包含阳极电极11与第三半导体区域50、第四半导体区域60、以及第二半导体区域40之间在内，在第一半导体区域30的上侧设置有层间绝缘膜90。另外，在第一半导体区域30的端部30e设置有EQPR(Equivalent Potential Ring:等电势环)区域98。在EQPR区域98上设置有EQPR电极99。也可以适当地除去EQPR区域98和EQPR电极99。第一实施方式所涉及的半导体器件I具有以上那样的构造。
[0029]说明第一实施方式所涉及的半导体器件I的制造方法。
[0030]图2(a)?图3(c)是表示第一实施方式所涉及的半导体器件的制造过程的示意性截面图。
[0031]以下的说明是恒定电压30?40V时的器件的例子。对于包含恒定电压值的30?40V在内如下所示的数值仅是一个例子，但并不限于该值。此外，省略EQPR区域98和EQPR电极99的表示。
[0032]首先，如图2(a)所示，在晶圆状的第六半导体区域20上形成第一半导体区域30。在此，对第六半导体区域20使用结晶方位(100)、而比电阻0.003(Ω -cm)的半导体晶圆基板。向第六半导体区域20掺杂砷(As)。
[0033]另外，第一半导体区域30是形成在第六半导体区域20上的外延生长层。向第一半导体区域30掺杂磷(P)。第一半导体区域30的比电阻是1.7(Ω 其膜厚是10 μ m。
[0034]接着，在第一半导体区域30的表面对绝缘膜90A进行构图。绝缘膜90A具有开口部90AH。绝缘膜90A的膜厚是0.8 μ m。
[0035]接着，通过离子注入，从开口部90AH向第一半导体区域30注入杂质离子。在此,对作为半导体的掺杂剂的杂质元素进行离子化而得到杂质离子。在该阶段，例如是磷(P)的离子。离子注入的条件是加速电压:100keV、投入量:1X1013?lX1014(1ns/cm2)。由此，在开口部90AH中显现出的第一半导体区域30的表面形成注入了杂质离子的区域40i。然后，除去绝缘膜90A。
[0036]接着，用绝缘膜90B覆盖区域40i和第一半导体区域30上后，如图2 (b)所示，对第一半导体区域30实施退火处理。由此，在第六半导体区域20上形成通过扩散区域40i的杂质离子所形成的第二半导体区域40。
[0037]接着，如图2 (C)所示，在第一半导体区域30上和第二半导体区域40上形成具有选择性地将膜厚形成得薄的部分即区域90CH的绝缘膜90C。区域90CH是在绝缘膜90C中选择性地将膜厚形成得薄的部分。区域90CH的膜厚是10nm左右。
[0038]接着，通过离子注入，隔着区域90CH向第二半导体区域40注入杂质离子(例如硼(B))。离子注入的条件是加速电压:100keV、投入量:1 X 115 (1ns/cm2)。由此，在区域90CH的第二半导体区域40的表面形成注入了杂质离子的区域60i。
[0039]接着，如图3(a)所示，对第二半导体区域40实施退火处理。由此，在第二半导体区域40上形成通过扩散区域60i的杂质离子而形成的第四半导体区域60。此外，也可以在退火处理之前，根据需要在区域90CH中追加形成绝缘膜。
[0040]接着，如图3(b)所示，在第一半导体区域30上、第二半导体区域40上、以及第四半导体区域60上形成具有选择性地将膜厚形成得薄的部分即区域90DH的绝缘膜90D。此夕卜，在第二半导体区域40上和第四半导体区域60上形成有区域90DH。区域90DH的膜厚是10nm左右。
[0041]接着，通过离子注入，隔着区域90DH向第二半导体区域40和第四半导体区域60注入杂质离子(例如硼(B))。离子注入的条件是加速电压:100keV、投入量:lX1015(1nS/cm2)。由此，在区域90DH的第二半导体区域40的表面和第四半导体区域60的表面形成注入了杂质离子的区域50i。