;源极区域PSD与漏极区域PSD之间的沟道形成区域PCH ;在沟道形成区域PCH上隔着栅极绝缘膜PGI形成的栅电极PG。在P型源极区域PSD、P型漏极区域PSD以及栅电极PG的表面上形成有硅化物膜SIL。
[0043]N型MISFETQruP型MISFETQp以及元件分离膜ST被由氮化硅膜形成的作为绝缘膜的第一蚀刻阻挡膜ESTl覆盖。并且，在第一蚀刻阻挡膜ESTl上，形成有作为绝缘膜的第一层间绝缘膜INS1，第一层间绝缘膜INSl由BP (Boron，Phosphorus)-TEOS膜形成。在第一蚀刻阻挡膜ESTl以及第一层间绝缘膜INSl上形成有多个第一接触孔VGl，在第一接触孔VGl内设置有金属导体膜即第一插塞式电极M1V。第一插塞式电极MlV与N型MISFETQn的源极区域NSD及漏极区域NSD、以及P型MISFETQp的源极区域PSD及漏极区域PSD电连接。第一插塞式电极MlV由氮化钛膜(TiN)和钨膜(W)的层叠构造构成。在第一层间绝缘膜INSl上形成第一接触孔VGl时，第一蚀刻阻挡膜ESTl作为蚀刻阻挡层发挥功能。关于第一接触孔VGl形成时的蚀刻，在使第一层间绝缘膜INSl的蚀刻速率比第一蚀刻阻挡膜ESTl的蚀刻速率大的条件下进行用于在第一层间绝缘膜INSl上形成第一接触孔VGl的蚀刻。接下来，实施蚀刻用于在膜厚比第一层间绝缘膜INSl小的第一蚀刻阻挡膜ESTl上形成第一接触孔VGl，由此能够减少半导体衬底SUB的削减。
[0044]在第一层间绝缘膜INSl以及第一插塞式电极MlV上，依次形成有作为绝缘膜的第二蚀刻阻挡膜EST2和作为绝缘膜的第二层间绝缘膜INS2。第二蚀刻阻挡膜ST2由氮化硅膜形成，第二层间绝缘膜INS2例如由介电常数在3.0以下的Low — k绝缘膜构成。关于第二层间绝缘膜INS2，具体来说是SiCOH，作为其以外的膜，是有机聚合物膜(聚芳撑、苯并环丁烯、聚酰亚胺等)、帕利灵(注册商标)或BCN(氮化硼碳)膜等。在第二蚀刻阻挡膜EST2和第二层间绝缘膜INS2上，设置有多个第一配线槽WGl，在第一配线槽WGl内，形成有由金属导体膜形成的第一配线M1W。第一配线MlW是由钛(Ti)、氮化钛(TiN)膜、钽(Ta)膜及氮化钽(TaN)膜的一个或多个的层叠膜和铜(Cu)膜的层叠构造形成的铜(Cu)配线。铜膜以铜为主要成分，但也可以含有铝(Al)、锰(Mn)或钯(Pd)等添加物。钛(Ti)、氮化钛(TiN)膜、钽(Ta)膜以及氮化钽(TaN)膜的一个或多个的层叠膜位于铜(Cu)膜与第二层间绝缘膜INS2之间，具有防止铜(Cu)向第二层间绝缘膜INS2内扩散的作用。即，是上述导电性阻隔膜。第一配线MlW与第一插塞式电极MlV电连接。
[0045]以覆盖第一配线MlW以及第二层间绝缘膜INS2的方式依次形成有作为绝缘膜的第一绝缘性阻挡膜BRl以及作为绝缘膜的第三层间绝缘膜INS3。第一绝缘性阻挡膜BRl由氮化硅膜或碳氮化硅薄膜(SiCN薄膜)或它们的层叠膜形成。第一绝缘性阻挡膜BRl具有防止构成第一配线MlW的铜(Cu)向第三层间绝缘膜INS3内扩散的作用。即，是上述的绝缘性阻挡膜。另外，第三层间绝缘膜INS3由与第二层间绝缘膜INS2同样的材料构成，例如由SiCOH形成。
[0046]在第三层间绝缘膜INS3上，设置有多个第二配线槽WG2，在第二配线槽WG2内形成有由金属导体膜形成的第二配线M2W。以与第一配线槽WGl相连的方式，在第三层间绝缘膜INS3以及第一阻挡膜BRl上形成有第二接触孔VG2，在第二接触孔VG2内设置有由金属导体膜形成的第二插塞式电极M2V。第二配线M2W以及第二插塞式电极M2V由铜(Cu)配线一体地构成，其中该铜(Cu)配线由钛(Ti)、氮化钛(TiN)膜、钽(Ta)膜及氮化钽(TaN)膜的一个或多个的层叠膜和铜(Cu)膜的层叠构造形成。钛(Ti)、氮化钛(TiN)膜、钽(Ta)膜及氮化钽(TaN)膜的一个或多个的层叠膜位于铜(Cu)膜与第三层间绝缘膜INS3之间，具有防止铜(Cu)向第三层间绝缘膜INS3内扩散的作用。即，是上述的导电性阻隔膜。铜膜以铜为主要成分，但也可以含有铝(Al)、锰(Mn)或钯(Pd)等添加物。第二配线M2W经由第二插塞式电极M2V与第一配线MlW电连接。以覆盖第二配线M2W以及第三层间绝缘膜INS3的方式形成有作为绝缘膜的第二绝缘性阻挡膜BR2。第二绝缘性阻挡膜BR2由氮化硅膜以及碳氮化硅薄膜(SiCN薄膜)的单层膜或层叠膜等形成。
[0047]在本实施方式中，仅示出了作为第一层配线的第一配线MlW以及作为第二层配线的第二配线M2W，但也可以在第二配线M2W上进一步形成配线。
[0048]以下，使用在图1中用虚线包围的部分来说明本实施方式。
[0049]图2至图6以及图8至图13是本实施方式的半导体器件的制造工序中的主要部分剖视图。图7是SiN/SiCOH层叠构造的基于飞行时间二次离子质谱法(TOF — SIMS:TimeOf Flight Secondary 1n Mass Spectrometry)的 CN—强度的纵深分布图，图 14 是表不TOF - SIMS的SiCOH膜的主体中的CN —强度与SiN附近的SiCOH表层部中的CN —强度之比、和实际的同层配线间的TDDB寿命之间的关系的图表。以下，同时参照图1来说明本实施方式的半导体器件的制法。图2是说明第二层间绝缘膜INS2以及第一绝缘膜INS21的形成工序的图。准备形成有N型MISFETQn以及P型MISFETQp的半导体衬底SUB，以覆盖N型MISFETQn以及P型MISFETQp的方式在半导体衬底SUB上形成由绝缘膜构成的第一层间绝缘膜INSl。接下来，以使N型MISFETQn的源极区域NSD及漏极区域NSD、以及P型MISFETQp的源极区域PSD及漏极区域PSD露出的方式，在第一层间绝缘膜INSl上形成第一接触孔VG1。接下来，在第一接触孔VGl内形成第一插塞式电极M1V。接下来，如图2所示，在第一插塞式电极MlV以及第一层间绝缘膜INSl上依次形成由绝缘膜形成的第二蚀刻阻挡膜EST2、由绝缘膜形成的第二层间绝缘膜INS2以及由绝缘膜形成的第一绝缘膜INS21。构成第二层间绝缘膜INS2的SiCOH膜能够通过使用了有机硅烷气体(3MS:三甲基硅烷，4MS:四甲基硅烷，IMS:单甲基硅烷，2MS:二甲基硅烷)以及氧化气体(02、N2O, CO、0)2等)的CVD法来形成。第一绝缘膜INS21是与第二层间绝缘膜INS2相比介电常数高且机械强度大的膜，例如，能够使用氧化硅膜或介电常数高于第二层间绝缘膜INS2且加工耐性出色的SiCOH膜。第一绝缘膜INS21的膜厚小于第二层间绝缘膜INS2的模厚。
[0050]图3是说明第一配线槽WGl的形成工序的图。在第一绝缘膜INS21上形成具有与第一配线MlW的图案对应的开口部的由绝缘膜形成的第一抗蚀膜PRl。以第一抗蚀膜PRl为掩膜对第一绝缘膜INS21、第二层间绝缘膜INS2上实施干法刻蚀，形成第一配线槽WGl。该干法刻蚀以相对于第二蚀刻阻挡膜EST2，第二层间绝缘膜INS2以及第一绝缘膜INS21的蚀刻速率较高(大)的条件实施。第一配线槽WGl不仅形成在第二层间绝缘膜INS2上，也形成在第一绝缘膜INS21上形成。另外，第一配线槽WGl的截面形状是第一配线槽WGl的上部开口直径比第一配线槽WGl的底部开口直径宽的锥形状。即，相邻的第一配线槽WGl之间的第一绝缘膜INS21以及第二层间绝缘膜INS2的宽度是上部比底部窄的形状。
[0051 ] 图4是说明第一配线MlW的形成工序的图。首先，除去第一抗蚀膜PRl，其后，通过整面蚀刻来蚀刻第二蚀刻阻挡膜EST2，露出第一插塞式电极MlV的上表面。其后，在第一配线槽WGl内依次形成作为导电性膜的第一导电性阻隔膜CBRl以及作为导电性膜的第一铜膜CUl后，对半导体衬底SUB的表面实施CMP处理。而且，仅在第一配线槽WGl内选择性地残留第一导电性阻隔膜CBRl以及第一铜膜⑶1，除去第二层间绝缘膜INS2上的第一导电性阻隔膜CBRl以及第一铜膜⑶1，由此形成第一配线M1W。在该CMP处理中，也除去第一绝缘膜INS21，得到图4所示的构造。通过在相邻的第一配线MlW间仅残留第二层间绝缘膜INS2，相邻的第一配线MlW间通过Low — k绝缘膜而电分离，因此能够降低第一配线MlW间的电容。
[0052]图5是对氨等离子体处理工序进行说明的图。对第一配线MlW以及第二层间绝缘膜INS2的表面实施包含氨(NH3)气的等离子体处理。氨等离子体处理使用见13气，在压力:1.0?8.0Torr、高频功率:50W?500W、时间:3Sec?10Sec的条件下实施