P的封闭位置SP低于比绝缘膜LNl的上表面高出300nm的高度位置。
[0129]优选地，沟槽部TPl和开口部0P3由绝缘膜IF2封闭，同时在沟槽部TPl内部和在开口部0P3内部留出空间SP，并且空间SP的上端的高度位置，即，空间SP的封闭位置，低于绝缘膜LNl的下表面的高度位置。封闭位置CP因此进一步降低，同时与绝缘膜IFl的上表面分开。因此，这使得可以在沟槽结构TS中和在绝缘膜IFl上形成绝缘膜IF2之后，确定地防止或者抑制空间SP暴露于绝缘膜IF2的上表面；绝缘膜IF2的位于高于绝缘膜IFl的上表面的高度位置处的部分被去除，以将绝缘膜IFl平面化。
[0130]绝缘膜IFl和LNl在其中具有接触孔CH，并且该接触孔CH在其中具有塞PG。接触孔CH是穿通绝缘膜IFl和LNl并且到达作为导体部的硅化物层SIL的上表面的孔部。塞PG是形成的填充接触孔CH并且电耦合至硅化物层SIL的耦合电极。
[0131]在高击穿电压MOS区域HMA中，作为绝缘膜IFl的绝缘膜IFll和作为绝缘膜LNl的绝缘膜LN11，在其中具有接触孔CH，并且该接触孔CH在其中具有塞PG以便用以填充接触孔CH。在低击穿电压MOS区域LMA中，作为绝缘膜IFl的绝缘膜IF12和作为绝缘膜LNl的绝缘膜LN12在其中具有接触孔CH，并且该接触孔CH在其中具有塞PG以便用以填充接触孔CHo
[0132]在高击穿电压MOS区域HMA中，塞PG经由硅化物层SIL，电耦合至n+型源极区域NSH、n+型漏极区域NDH和p +型接触区域PCH中的每一个。在低击穿电压MOS区域LMA中，塞PG经由硅化物层SIL，电耦合至P+型源极区域PSL、p +型漏极区域H)L、n +型源极区域NSL和n+型漏极区域NDL中的每一个。
[0133]虽然未示出，但是在高击穿电压MOS区域HMA和低击穿电压MOS区域LMA中，塞PG也电耦合至栅极电极GEH、GEP和GEN中的每一个。
[0134]如图3所示，由绝缘膜IFl和IF2制成的绝缘膜IFT在其上具有第一层布线Ml。布线Ml电耦合至在接触孔CH中的塞PG。绝缘膜IFT并且还有第一层布线Ml，它们中的每一个在其上具有层间绝缘膜IL1。层间绝缘膜ILl在其中具有穿通层间绝缘膜ILl并且到达布线Ml的塞PGl。
[0135]层间绝缘膜ILl在其上具有第二层布线M2。布线M2电耦合至穿通层间绝缘膜ILl的塞PGl。层间绝缘膜ILl并且还有第二层布线M2，它们中的每一个在其上具有层间绝缘膜IL2。层间绝缘膜IL2在其中具有穿通层间绝缘膜IL2并且到达布线M2的塞PG2。
[0136]层间绝缘膜IL2在其上具有第三层布线M3。布线M3电耦合至穿通层间绝缘膜IL2的塞PG2。层间绝缘膜IL2并且还有第三层布线M3，它们中的每一个在其上具有层间绝缘膜 IL3。
[0137]〈制造半导体器件的方法〉
[0138]接下来，将对制造本实施例的半导体器件的方法进行描述。图5和图6是示出了第一实施例的半导体器件的一些制造步骤的制造过程流程图。图6示出了包括在图5的步骤S17中的制造步骤。图7至图31是第一实施例的半导体器件在其制造步骤期间的局部截面图。其中，图12、图14、图22、图27和图30是示出了放大的接近DTI结构的配置的放大截面图，图16至图21、图23至图26、和图28是示出了另一放大的接近DTI结构的配置的放大截面图。
[0139]在图12、图14、图22、图27和图30中，示出了形成为接近一个η沟道MISFETQN的DTI结构DS的一个示例，以方便理解。如图15、图29和图31所示，DTI结构DS可以形成在LDMOSFETQH与ρ沟道MISFETQP之间，或者可以形成在各种其他元件周围。
[0140]首先，如图7所示，提供了半导体衬底SUB(在图5中的步骤Sll)。在该步骤Sll中提供的半导体衬底SUB是由例如ρ型单晶硅(Si)制成的并且具有例如从大约ImΩ.cm至ΙΟι?Ω.cm的电阻系数(比电阻)的低电阻衬底。半导体衬底SUB具有高击穿电压MOS区域HMA、低击穿电压MOS区域LMA、和作为在半导体衬底SUB的作为主表面的表面的一侧的区域的DTI区域DTA。半导体衬底SUB在其作为主表面的表面的一侧具有η型埋置区域NBR0然后，通过已知的外延生长方法在半导体衬底SUB的表面上形成例如由ρ型单晶硅Si制成的P—型外延层EP。
[0141]接下来，如图8所示，形成元件隔离区域IR(在图5中的步骤S12)。在该步骤S12中，例如通过STI (浅沟槽隔离)或者LOCOS (局部硅氧化)，在半导体衬底SUB的作为主表面的表面上，即，在p—型外延层EP的表面上，形成作为元件隔离区域IR的绝缘膜。此处，将描述通过STI对作为元件隔离区域IR的绝缘膜的形成。
[0142]首先，将未图示的光致抗蚀剂图案用作蚀刻掩膜，通过干法蚀刻去除在待形成有元件隔离区域IR的区域中的P—型外延层EP以形成元件隔离沟槽。
[0143]接下来，通过CVD等，将由氧化硅制成的绝缘膜沉积在p—型外延层EP的表面上，以用绝缘膜填充元件隔离沟槽。换言之，在半导体衬底SUB的表面上形成由氧化硅膜制成的绝缘膜。作为氧化硅膜，可以使用通过CVD利用包含例如臭氧(O3)气体和四乙氧基硅烷(TEOS)的气体而形成的氧化硅膜。
[0144]接下来，通过CMP (化学机械抛光)等对绝缘膜进行抛光以将绝缘膜的表面平面化。结果，形成作为埋置在元件隔离沟槽中的元件隔离区域IR的绝缘膜。
[0145]如上面描述的，作为形成在半导体衬底SUB的在DTI区域DTA中的表面上的元件隔离区域IR的绝缘膜，称为“绝缘膜IR1”。
[0146]在步骤S12中，在高击穿电压MOS区域HMA中，例如通过使用掩膜执行热氧化的L0C0S，在p—型外延层EP的表面上，与元件隔离区域IR分开地形成由氧化硅膜制成的偏置绝缘膜0IF。可以使用STI而不是L0C0S，来形成偏置绝缘膜0IF。
[0147]接下来，将未图示的光致抗蚀剂图案用作掩膜，通过离子注入将诸如硼(B)等ρ型杂质引入到P—型外延层EP的部分中，以在高击穿电压MOS区域HMA中形成P型阱区域PWH，并且在低击穿电压MOS区域LMA中形成ρ型阱区域PWL。在离子注入之后，可以通过退火，艮P，热处理，来激活由此引入的杂质。
[0148]将未图示的光致抗蚀剂图案用作掩膜，通过离子注入将诸如磷(P)或者砷(As)等η型杂质引入到p—型外延层EP的部分中，以在高击穿电压MOS区域HMA中形成η型偏置漏极区域N0DH，并且在低击穿电压MOS区域LMA中形成η型阱区域NWL。此时，η型偏置漏极区域NODH形成在平面图中远离ρ型阱区域PWH的位置处。在离子注入之后，可以通过退火，艮P，热处理，来激活由此引入的杂质。
[0149]接下来，如图9所示，形成栅极电极GE(在图5中的步骤S13)。在该步骤S13中，对半导体衬底SUB进行例如热氧化，以在p—型外延层EP的表面上形成由氧化硅膜等制成的栅极绝缘膜GI。作为栅极绝缘膜GI，可以使用含氮的氧化硅膜，所谓的氮氧化物膜，而不是热氧化物膜。
[0150]接下来，通过CVD等，在栅极绝缘膜GI上形成其中引入有η型杂质的多晶硅膜。
[0151]接下来，通过光刻法和干法蚀刻将导体膜和栅极绝缘膜GI图案化。通过该图案化，形成作为在高击穿电压MOS区域HMA中的LDM0SFETQH(参考图10)的栅极电极GE的栅极电极GEH ;形成作为在低击穿电压MOS区域区域LMA中的ρ沟道MISFETQP (参考图10)的栅极电极GE的栅极电极GEP ;以及形成作为在低击穿电压MOS区域LMA中的η沟道MISFETQN(参考图10)的栅极电极GE的栅极电极GEN。
[0152]在高击穿电压MOS区域HMA中，栅极电极GHl从ρ型阱区域PWH上方开始，越过P—型外延层EP，并且在η型偏置漏极区域NODH上的偏置绝缘膜OIF上延伸。这意味着，经由栅极绝缘膜GI在ρ型阱区域PWH和p—型外延层EP之上，形成栅极电极GEH的在源极侧上的部分。经由偏移绝缘膜OIF在η型偏置漏极区域NODH之上，形成栅极电极GEH的在漏极侧上的部分。
[0153]另一方面，在低击穿电压MOS区域LMA中，栅极电极GEP经由栅极绝缘膜GI形成在η型阱区域NWL之上，并且栅极电极GEN经由栅极绝缘膜GI形成在ρ型阱区域PWL之上。
[0154]接下来，如图10所示，形成LDMOSFETQH(在图5中的步骤S14)。在该步骤S14中，通过离子注入将诸如硼(B)等ρ型杂质引入到半导体衬底SUB的表面的部分中，并且通过离子注入将诸如磷(P)或者砷(As)等η型杂质引入到半导体衬底SUB的表面的另一部分中。
[0155]在栅极电极GEH、GEP和GEN中的每一个的侧壁上形成由诸如氧化硅膜等的绝缘膜制成的侧壁间隔件SW。例如通过CVD等将诸如氧化硅膜等的绝缘膜沉积在半导体衬底SUB上，然后对由此沉积的绝缘膜进行各向异性蚀刻，来形成侧壁间隔件SW。
[0156]而且，在形成侧壁间隔件SW之后，通过离子注入将诸如硼(B)等ρ型杂质引入到半导体衬底SUB的表面的部分中，并且通过离子注入将诸如磷(P)或者砷(As)等η型杂质引入到半导体衬底SUB的表面的另一部分中。
[0157]结果，在高击穿电压MOS区域HMA中，在ρ型阱区域PWH的上层部中形成rT型源极区域NSH。n_型源极区域NSH形成为使得η _型源极区域NSH的端部与栅极电极GEH对准。在P型阱区域PWH的上层部中、以及在与栅极电极GEH相对的一侧，形成ρ+型接触区域PCH，η_型源极区域NSH介于其间。
[0158]在高击穿电压MOS区域HMA中，在η型偏置漏极区域NODH的上层部中形成η+型漏极区域NDH。在η型偏置漏极区域NODH的夹设在元件隔离区域IR与偏置绝缘膜OIF之间的上层部中，形成η+型漏极区域NDH。
[0159]通过上面提及的步骤，在高击穿电压MOS区域HMA中，形成具有p—型外延层ΕΡ、Ρ型阱区域PWH、η+型源极区域NSH、η型偏置漏极区域N0DH、η +型漏极区域NDH、栅极绝缘膜GI和栅极电极GEH的LDMOSFETQH。通过经由轻掺杂偏置漏极区域在漏极侧设置重掺杂漏极区域，LDM0SFET能够确保高漏极击穿电压。使在n+型漏极区域NDH中的η型杂质浓度因此高于在η型偏置漏极区域NODH中的η型杂质浓度。
[0160]另一方面，在低击穿电压MOS区域LMA中，在η型阱区域NWL的上层部中形成P+型源极区域PSL和P+型漏极区域TOL。在η型阱区域NWL的上层部中的其间有栅极电极GEP的彼此相对的两个部分中，P+型源极区域PSL和ρ +型漏极区域PDL形成为分别与栅极电极GEP对准。
[0161 ] 通过上面提及的步骤，在低击穿电压MOS区域LMA中，形成具有η型阱区域NWL、p+型源极区域PSL、P+型漏极区域roL、栅极绝缘膜GI和栅极电极GEP的ρ沟道MISFETQP。
[0162]另外，在低击穿电压MOS区域LMA中，在ρ型阱区域PWL的上层部中，形成η+型源极区域NSL和η+型漏极区域NDL。在ρ型阱区域PWL的上层部中的其间有栅极电极GEP的彼此相对的两个部分中，η+型源极区域NSL和η +型漏极区域NDL形成为分别与栅极电极GEN对准。
[0163]通过上面提及的步骤，在低击穿电压MOS区域LMA中，形成具有ρ型阱区域PWL、n+型源极区域NSL、n+型漏极区域NDL、栅极绝缘膜GI和栅极电极GEN的η沟道MISFETQN。
[0164]n+型源极区域NSH、η +型源极区域NSL和η +型漏极区域NDL中的每一个可以形成为具有LDD(轻掺杂漏极)结构的源极/漏极区域，该LDD(轻掺杂漏极)结构由η—型半导体区域和具有比rT型半导体区域的η型杂质浓度更高的η型杂质浓度的η +型半导体区域组成。P+型源极区域PSL和ρ +型漏极区域TOL中的每一个可以形成为具有LDD结构的源极/漏极区域，该LDD结构由P—型半导体区域和具有比ρ -型半导体区域的ρ型杂质浓度更高的P型杂质浓度的P+型半导体区域组成。
[0165]接下来，如图11和图12所示，形成硅化物层(在图5中的步骤S15)。在步骤S15中，在高击穿电压MOS区域HMA中的n+型源极区域NSH、η +型漏极区域NDH和ρ +型接触区域PCH中的每一个的表面上形成硅化物层SIL。进一步地，在低击穿电压MOS区域LMA中的P+型源极区域PSL、p +型漏极区域PDL、n +型源极区域NSL和η +型漏极区域NDL中的每一个的表面上形成硅化物层SIL。由例如金属硅化物膜诸如硅化钴膜制成硅化物层SIL。例如可以通过硅化物(自对准硅化物)工艺形成硅化物层SIL。
[0166]这使得可以减少在η+型源极区域NSH、η +型漏极区域NDH、ρ +型接触区域PCH、ρ +型源极区域PSL、p+型漏极区域PDL、n +型源极区域NSL和η +型漏极区域NDL中的每一个与塞PG(参考图31)之间的接触电阻。
[0167]接下来，如图13和图14所示，形成绝缘膜LNl(在图5中的步骤S16)。在该步骤S16中，例如通过CVD形成绝缘膜LNl，以便覆盖LDM0SFETQH、p沟道MISFETQP和η沟道MISFETQNο在DTI区域DTA中，也在作为元件隔离区域IR的绝缘膜IRl上形成绝缘膜LNl。
[0168]在高击穿电压MOS区域HMA中，形成的用以覆盖LDMOSFETQH的绝缘膜LNl，将在下文中称为“绝缘膜LN11”。在低击穿电压MOS区域LMA中，形成的用以覆盖ρ沟道MISFETQP和η沟道MISFETQN的绝缘膜LNl，将在下文中称为“绝缘膜LN12”。进一步地，在DTI区域DTA中，形成在作为元件隔离区域IR的绝缘膜IRl上的绝缘膜LN1，将在下文中称为“绝缘膜LNl3”。此时，绝缘膜LNl 1、LNl2和LNl3全部形成为相同的层。
[0169]由用于蚀刻作为元件隔离区域IR的绝缘膜IRl的蚀刻剂对绝缘膜LNl的蚀刻速率，小于由该蚀刻剂对绝缘膜IRl的蚀刻速率。因此可以选择性地蚀刻绝缘膜IRl而不蚀刻绝缘膜LNl。
[0170]接下来，如图15所示，形成DTI结构DS (在图5中的步骤S17)。在该步骤S17中，在半导体衬底SUB的表面中形成沟槽结构TS，然后形成绝缘膜IFT以便用以封闭沟槽结构TSo步骤S17包括在图6中的步骤S21至S27。接下来将参考图16至图28对在图6中的从步骤S21至S27的步骤进行描述。
[0171]首先，如图16和图17所示，形成开口部0P2(在图6中的步骤S21)。在该步骤S21中，在其中待形成有DTI结构DS的DTI区域DTA中，形成穿通绝缘膜LNl并且到达绝缘膜IRl的上表面的开口部0P2。
[0172]首先，在绝缘膜LNl上形成由光致抗蚀剂制成的抗蚀剂膜PR1。对由此形成的抗蚀剂膜进行图案曝光并且然后进行显影。结果，如图16所示，形成穿通抗蚀剂膜PRl并且到达绝缘膜LNl的上表面的开口部0R1。
[0173]开口部ORl的开口宽度WRl根据开口部0P2的开口宽度WD2确定。例如，开口部ORl的开口宽度WRl等于开口部0P2的开口宽度WD2。此时，开口部ORl形成为使得开口部ORl的开口宽度WRl变得大于在稍后将描述的在图16中的步骤S23中待形成的开口部OPl的(参考图20)开口宽度WD1。开口部ORl的开口宽度WRl与开口部OPl的开口宽度WDl之差，可以设置为例如从200nm至500nmo
[0174]例如，可以通过使用用于形成开口部OPl的光掩膜执行曝光过度来形成开口部0R1，并且由此将对抗蚀剂膜PRl进行图案曝光的曝光量调节为大于典型曝光量，即，通过使用该光掩膜对稍后描述的抗蚀剂膜PR2(参考图19)进行图案曝光的曝光量。作为