替代实施例，可以使用用于形成开口部0P2的光掩膜来形成开口部ORl，并且将对抗蚀剂膜PRl进行图案曝光的曝光量调节为等于典型曝光量。
[0175]接下来，将其中具有开口部ORl的抗蚀剂膜PRl用作蚀刻掩膜，对绝缘膜LNl的从开口部ORl的底表面暴露出来的部分进行蚀刻。结果，如图17所示，形成穿通绝缘膜LNl并且到达绝缘膜IRl的上表面的开口部0P2。此时，开口部0P2形成为使得开口部0P2的开口宽度WD2大于将在稍后步骤中形成的开口部OPl (参考图20)的开口宽度WD1。
[0176]如图18所示，形成绝缘膜IFl (在图6中的步骤S22)。在步骤S22中，在DTI区域DTA中，在绝缘膜IRl的从开口部0P2的底表面暴露出来的部分上和在绝缘膜LNl上，形成绝缘膜IFl，以便填充开口部0P2。绝缘膜IFl包含硅和氧。
[0177]虽然未图示，但是在高击穿电压MOS区域HMA中，绝缘膜IFl形成为经由绝缘膜LNl覆盖LDMOSFETQH。在低击穿电压MOS区域LMA中，绝缘膜IFl形成为经由绝缘膜LNl覆盖P沟道MISFETQP和η沟道MISFETQN。
[0178]形成为覆盖在高击穿电压MOS区域HMA中的LDMOSFETQH的绝缘膜IF1，将在下文中称为“绝缘膜IFll “(参考图15)。形成为经由在低击穿电压MOS区域LMA中的绝缘膜LNl而覆盖ρ沟道MISFETQP和η沟道MISFETQN的绝缘膜IFl，将在下文中称为“绝缘膜IF12”(参考图15)。形成在绝缘膜IRl的从开口部0P2的底表面暴露出来的部分上和在在DTI区域DTA中的绝缘膜LNl上的绝缘膜IF1，将在下文中称为“绝缘膜IF13”。此时，绝缘膜LF11、LF12和LF13全部形成为相同的层。
[0179]与绝缘膜IRl相似，绝缘膜IFl包含硅和氧。因此，与用于蚀刻绝缘膜IRl的蚀刻剂相同类型的蚀刻剂，可以用作用于蚀刻绝缘膜IFl的蚀刻剂。
[0180]此时，由用于蚀刻绝缘膜IRl的蚀刻剂对绝缘膜LNl的蚀刻速率，小于由该蚀刻剂对绝缘膜IFl的蚀刻速率。通过与用于蚀刻绝缘膜IRl的蚀刻剂相同类型的蚀刻剂可以选择性地蚀刻绝缘膜IFl而不蚀刻绝缘膜LNl。
[0181]当绝缘膜IRl和IFl中的每一个均包含硅和氧时，绝缘膜LNl优选地包含硅和氧。当绝缘膜IRl和IFl中的每一个均由氧化硅膜制成时，绝缘膜LNl优选地由氮化硅膜或者氮氧化硅膜制成。可以使得由用于蚀刻绝缘膜IRl和IFl的蚀刻剂对绝缘膜LNl的蚀刻速率，小于由该蚀刻剂对绝缘膜IRl和IFl中的每一个的蚀刻速率。
[0182]当绝缘膜IRl和IFl中的每一个均包含硅和氧时，可以将含氢氟酸的蚀刻剂用作用于蚀刻绝缘膜IRl和IFl的蚀刻剂。由含氢氟酸的蚀刻剂对绝缘膜LNl的蚀刻速率，远远小于由该蚀刻剂对绝缘膜IRl和IFl中的每一个的蚀刻速率。这方便了选择性地蚀刻绝缘膜IRl和IFl而不蚀刻绝缘膜LNl。
[0183]接下来，如图19和图20所示，形成开口部OPl和开口部OP3(在图6中的步骤S23)。在该步骤S23中，在DTI区域DTA中，在于平面图中其中具有开口部0P2的区域中，形成穿通绝缘膜IFl并且到达绝缘膜IRl的上表面的开口部0P1。另外，形成穿通绝缘膜IRl的从开口部OPl的底表面暴露出来的部分并且到达半导体衬底SUB的上表面的开口部0P3。因此，在于平面图中其中具有开口部0P2的区域中，形成开口部0P3。
[0184]首先，在绝缘膜IFl上，形成由光致抗蚀剂制成的抗蚀剂膜PR2。对由此形成的抗蚀剂膜PR2进行图案曝光，然后进行显影。结果，如图19所示，形成穿通抗蚀剂膜PR2并且到达绝缘膜IFl的上表面的开口部0R2。
[0185]开口部0R2的开口宽度WR2根据开口部OPl的开口宽度WDl和开口部0P3的开口宽度WD3确定。例如，开口部0R2的开口宽度WR2等于在步骤S23中形成的开口部OPl的开口宽度WDl和开口部0P3的开口宽度WD3。此时，开口部0R2形成为使得开口部0R2的开口宽度WR2变得小于开口部0P2的开口宽度WD2。开口部0R2的开口宽度WR2与开口部0P2的开口宽度WD2之差可以设置为例如从200nm至500nm。
[0186]例如，可以通过使用用于形成开口部OPl的光掩膜来形成开口部0R2，并且使对抗蚀剂膜PR2进行图案曝光的曝光量等于典型曝光量。作为替代实施例，可以通过使用用于形成开口部0P2的光掩膜执行曝光不足来形成开口部0R2，并且从而将对抗蚀剂PR2进行图案曝光的曝光量调节为小于典型曝光量，即，通过使用该光掩膜对抗蚀剂膜PRl进行图案曝光的曝光量。
[0187]接下来，将在其中具有开口部0R2的抗蚀剂膜PR2用作蚀刻掩膜对绝缘膜IFl和IRl进行蚀刻，之后，例如，进行灰化以去除在其中具有开口部0R2的抗蚀剂膜PR2。结果，如图20所示，在于平面图中其中具有开口部0P2的区域中，形成穿通绝缘膜IFl并且到达绝缘膜IRl的上表面的开口部0P1。另外，形成穿通绝缘膜IRl的从开口部OPl的底表面暴露出来的部分并且到达诸如P—型外延层EP等半导体衬底SUB的上表面的开口部0P3。将开口部0P3的上端与开口部OPl的下端连通。
[0188]如上面描述的，开口部0R2的开口宽度WR2小于开口部0P2的开口宽度WD2。开口部OPl的开口宽度WDl和开口部0P3的开口宽度WD3等于开口部0R2的开口宽度WR2。因此，开口部OPl的开口宽度WDl和开口部0P3的开口宽度WD3小于开口部0R2的开口宽度WR2。
[0189]在DTI区域DTA中，不必形成绝缘膜IF1，并且在这种情况下，在于平面图中其中具有开口部0P2的区域中，形成穿通绝缘膜IRl并且到达诸如p—型外延层EP等半导体衬底SUB的上表面的开口部0P3。
[0190]接下来，如图21所示，形成沟槽部TPl (在图6中的步骤S24)。在该步骤S24中，在DTI区域DTA中，将其中具有开口部OPl的绝缘膜IFl和其中具有开口部0P3的绝缘膜IRl用作蚀刻掩膜，通过干法蚀刻等，对由例如从开口部0P3的底表面暴露出来的p_型外延层EP等制成的半导体衬底SUB进行蚀刻。通过该蚀刻，在半导体衬底SUB的上表面中，形成穿通从开口部0P3的底表面暴露出来的p—型外延层EP并且在半导体衬底SUB的厚度方向上到达半导体衬底SUB的中部的沟槽部TP。将沟槽部TPl的上端与开口部0P3的下端连通。
[0191]例如，当通过干法蚀刻形成纵横比(即，深度与沟槽宽度WD4之比)高的沟槽部TPl时，重复通过采用含六氟化硫(SF6)气体的气体来对半导体衬底SUB进行蚀刻的步骤、以及通过采用含氟化碳(碳氟化合物)气体诸如C4F8气体的气体来覆盖沟槽部TPl的侧表面的步骤。
[0192]如上面描述的，开口部0P3的开口宽度WD3小于开口部0P2的开口宽度WD2。沟槽部TPl的沟槽宽度WD4等于开口部0P3的开口宽度WD3。因此，在步骤S24中，沟槽部TPl形成为使沟槽部TPl的沟槽宽度WD4小于开口部0P2的开口宽度WD2。
[0193]沟槽部TPl可以形成为具有例如15 μ m的深度，并且沟槽部TPl可以形成为具有例如Iym的沟槽宽度WD4。
[0194]虽然在图21中未图示，但是沟槽部TPl可以形成为在平面图中围绕LDMOSFETQH、P沟道MISFETQH和η沟道MISFETQN中的任何一个。
[0195]接下来，如图22和图23所示，对绝缘膜IFl和IRl进行蚀刻(在图6中的步骤S25)。在该步骤S25中，在DTI区域DTA中，使用相同的蚀刻剂对绝缘膜IFl的从开口部OPl暴露出来的部分和绝缘膜IRl的从开口部0P3暴露出来的部分进行蚀刻。
[0196]如上面描述的，由用于蚀刻绝缘膜IFl和IRl的蚀刻剂对绝缘膜LNl的蚀刻速率，小于由该蚀刻剂对绝缘膜IFl和IRl中的每一个的蚀刻速率。因此，可以由用于蚀刻绝缘膜IFl和IRl的蚀刻剂，来选择性地蚀刻绝缘膜IFl和IRl而不蚀刻绝缘膜LNl。
[0197]通过由蚀刻剂对绝缘膜IFl的从开口部OPl暴露出来的部分进行蚀刻，去除在开口部0P2内部的绝缘膜IF1，以将绝缘膜LNl暴露出来，并且使开口部OPl的开口宽度WDl等于开口部0P2的开口宽度WD2或者大于开口部0P2的开口宽度WD2。通过由蚀刻剂对绝缘膜IRl的从开口部0P3暴露出来的部分进行蚀刻，使开口部0P3的开口宽度TO3等于开口部0P2的开口宽度WD2或者大于开口部0P2的开口宽度WD2。
[0198]结果，开口部0P1、0P2和0P3的最小开口宽度变得等于开口部0P2的开口宽度WD2o这使得可以防止或者抑制在多个DTI结构DS之间的开口部0P1、0P2和0P3的最小开口宽度的波动，由此改进形状准确度。
[0199]此时，具有增加的开口宽度WDl的开口部OP1、开口部OP2、具有增加的开口宽度WD3的开口部OP3、和沟槽部TPl，配置成沟槽结构TS。通过这样的沟槽结构TS，可以将该沟槽结构TS的具有等于沟槽宽度WD4或者小于沟槽宽度WD4的沟槽宽度的部分的上端的高度位置，换言之，肩部SH的高度位置，降低至绝缘膜IRl的下表面的高度位置。
[0200]图24示出了具有大于开口部OP2的开口宽度WD2的开口宽度WDl的开口部OPl和具有大于开口部0P2的开口宽度WD2的开口宽度WD3的开口部0P3。
[0201]为了将肩部SH的高度位置降低至绝缘膜IRl的下表面的高度位置，仅仅需要使开口部OPl的开口宽度WDl大于沟槽部TPl的沟槽宽度WD4。开口部OPl的开口宽度WDl不需要大于开口部0P2的开口宽度WD2。相似地，为了将肩部SH的高度位置降低至绝缘膜IRl的下表面的高度位置，仅仅需要使开口部0P3的开口宽度WD3大于沟槽部TPl的沟槽宽度WD4o开口部0P3的开口宽度WD3不需要大于开口部0P2的开口宽度WD2。
[0202]接下来，如图25和图26所示，形成绝缘膜IF2 (在图6中的步骤S26)。在该步骤S26中，在DTI区域DTA中，例如通过CVD，在沟槽结构TS中，更加具体地，在沟槽部TPl中、在开口部0P3中、在开口部0P2中、在开口部OPl中、和在绝缘膜IFl上，形成绝缘膜IF2。沟槽部TPl因此由绝缘膜IF2封闭，同时在沟槽部TPl内部留出空间SP。绝缘膜IF2包含硅和氧。
[0203]例如，在步骤S26中，可以使用包含四乙氧基硅烷(TEOS)气体的气体，通过等离子体化学汽相沉积(等离子体增强化学汽相沉积:PECVD)来形成由氧化硅膜制成的绝缘膜IF2。使用含TEOS气体的气体通过PECVD而形成的氧化硅膜，将在下文中称为“PTE0S膜”。
[0204]作为替代实施例，在步骤S26中，可以使用含硅烷(SiH4)气体而不是TEOS气体的气体，通过PECVD来形成由氧化硅膜制成的绝缘膜IF2。使用该含一丨仏气体的气体通过PECVD形成的氧化硅膜，将在下文中称为“P-S1膜”。
[0205]当形成由PTEOS膜或者P-S1膜制成的绝缘膜IF2时，形成在沟槽结构TS的侧表面的低于肩部SH的高度位置处的绝缘膜IF2的厚度，在上侧，即，在更接近沟槽结构TS的肩部SH的一侧，变得更厚。在开始形成绝缘膜IF2之后，在如图25所示的形成期间，在形成在沟槽结构TS的两个侧表面上的绝缘膜IF2之间的距离，在肩部SH附近变得最窄。因此，在形成绝缘膜IF2之时，使形成在沟槽结构TS的两个侧表面上的绝缘膜IF2彼此接触、以使空间SP开始封闭的高度位置，基本上等于肩部SH的高度位置。通过进一步继续形成绝缘膜IF2，沟槽部TPl由绝缘膜IF2封闭，同时在沟槽部TPl内部留出空间SP，如图26所不O
[0206]如上面描述的，在第一实施例中，可以将肩部SH的高度位置降低至绝缘膜IRl的下表面的高度位置。肩部SH的高度位置越高，在形成绝缘膜IF2之时空间SP开始封闭的高度位置越高。因此，通过降低肩部SH的高度位置，可以降低在形成绝缘膜IF2之时空间SP开始封闭的高度位置，使得可以降低空间SP的上端的高度位置，即，空间SP的封闭位置CPo
[0207]作为绝缘膜IF2，上面提及的由PTEOS膜或者P-S1膜制成的单层膜可以由形成为例如堆叠膜的绝缘膜替代，该堆叠膜通过堆叠多个绝缘膜层(例如，三层)而获得。当堆叠膜由堆叠三个绝缘膜层而形成时，使用含臭氧(O3)气体和四乙氧基甲烷(TEOS)气体的气体，通过CVD在沟槽结构TS的内壁上形成由氧化硅膜制成的绝缘膜，作为第一绝缘膜层，即，所谓的O3TEOS膜。然后，在第一绝缘膜层上形成由上面提及的PTEOS膜或者P-S1膜制成的绝缘膜，作为第二绝缘膜层，以便不封闭沟槽结构TS。然后，在第二绝缘膜层上形成由与制成第一绝缘膜层的相似的O3TEOS膜制成的绝缘膜，作为第三绝缘膜层。通过第三绝缘膜层，来封闭沟槽结构TS，同时在沟槽结构TS中留出空间SP。
[0208]第一绝缘膜层的台阶覆盖较高，从而使得第一绝缘膜层在沟槽部TPl的内壁上的厚度基本均匀，不考虑高度位置。另一方面，第二绝缘膜层的台阶覆盖低于第一绝缘膜层的台阶覆盖，从而使得在上侧，即，在更靠近肩部SH的一侧，第二绝缘膜层在沟槽部TPl的内壁上的厚度更厚，因此，在形成在沟槽部TPl的两个侧表面上的绝缘膜IF2之间的距离在肩部SH附近变得最窄。进一步地，由于第三绝缘膜层的台阶覆盖高于第二绝缘膜层的台阶覆盖，所以可以将空间SP的封闭位置CP降低至肩部SH附近。
[0209]接下来，如图27和图28所示，将绝缘膜IF2平面化(在图6中的步骤S27)。在步骤S27中，通过CMP等对绝缘膜IF2进行抛光，以将绝缘膜IF2的表面平面化。图27和图28示出了对在绝缘膜IFl上的绝缘膜IF2进行抛光由此将其去除的示例。结果，也如图15所示，沟槽结构TS和绝缘膜IF2配置成DTI结构DS。
[0210]接下来，如图29和图30所示，形成接触孔CH(在图5中的步骤S18)。在步骤18中，在高击穿电压MOS区域HMA中，形成穿通绝缘膜IFl和LNl并且到达n+型源极区域NSH、n+型漏极区域NDH和ρ +型接触区域PCH中的每一个的接触孔CH，作为孔部。进一步地，在低击穿电压MOS区域LMA中，形成到达P+型源极区域PSL、ρ +型漏极区域H)L、η +型源极区域NSL和n+型漏极区域NDL中的每一个的接触孔CH，作为接触部。
[0211]首先，将其中具有开口部的抗蚀剂膜(未图示)用作蚀刻掩膜，由用于蚀刻绝缘膜IFl的蚀刻剂对绝缘膜IFl进行蚀刻。接下来，将其中具有开口部的抗蚀剂膜(未图示)用作蚀刻掩膜，由用于绝缘膜INl的蚀刻的蚀刻剂对绝缘膜INl进行蚀刻。结果，形成穿通绝缘膜IFl和LNl并且到达n+型源极区域NSH、η +型漏极区域NDH、ρ +型接触区域PCH、ρ +型源极区域PSL、p+型漏极区域PDL、n +型源极区域NSL和η +型漏极区域NDL中的每一个的接触孔CH。
[0212]在进行蚀刻之时，由用于蚀刻绝缘膜IFl的蚀刻剂对绝缘膜LNl的蚀刻速率，小于由该蚀刻剂对绝缘膜IFl的蚀刻速率。在高击穿电压MOS区域HMA和低击穿电压MOS区域LMA中，在形成接触孔CH的穿通绝缘膜IFl并且到达绝缘膜LNl的上表面的部分之时，由用于蚀刻绝缘膜IFl的蚀刻剂进行的蚀刻可以高准确度地在绝缘膜LNl的上表面处终止。因此，接触孔CH可以形成有高的形状准确度。
[0213]接下来，如图31和图4所示，形成塞PG(在图5中的步骤S19)。在该步骤S19中，在高击穿电压MOS区域HMA和低击穿电压MOS区域LMA中，在作为孔部的接触孔CH中和在绝缘膜IFl上，通过CVD形成由氮化钛膜制成的阻挡膜。接下来，在阻挡膜上通过CVD形成由钨膜制成的导体膜，以填充接触孔CH。然后，通过CMP或者回蚀刻，去除导体膜和阻挡膜的在绝缘膜IFT上的不需要的部分。结果，可以形成塞PG，该塞PG